专利名称：用于实现自对准分离栅闪存的顶部源线耦合的方法
技术领域：
本发明涉及半导体制造领域，更具体地说，本发明涉及一种用于实现自对准分离栅闪存的顶部源线耦合的方法。
背景技术：
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。 一般而言，闪存为分离栅结构或堆叠栅结构或两种结构的组合。分离栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分离栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。自对准结构的分离栅闪存则在分离栅闪存的基础上进一步优化了工艺，降低了成本，自
O.25微米以来该闪存在中低密度市场上占有重要的位置。随着子对准分离栅闪存单元关键尺寸的缩减，编程效率和编程串扰成为制约技术发展的主要因素。针对这些问题，顶部源线耦合是一种有效的方法，其通过在浮栅的上部引入额外的耦合氧化层和耦合多晶硅层，多晶硅层与源线连接在一起，在编程的时候，该多晶硅层从浮栅的上部提供额外的耦合电压，以提高浮栅的电势，也就是提高了浮栅和硅衬底之间的垂直电场，让沟道热电子更容易从衬底隧穿栅氧到达浮栅，这样就提高了编程效率。在保证编程性能的前提下，该结构可以让编程时源线的电压适度的降低，这样对非选中的单元降低了源漏之间的电压，减少了沟道漏电流，相应地降低了编程串扰。图I至图5示意性地给出了根据现有技术的自对准分离栅结构闪存单元的涉及到本发明的制造过程，本发明环节之前和之后的制造过程与现有技术完全一致，故不列出。如图I至图5所示，根据现有技术的分离栅结构闪存单元的制造过程包括在衬底I上依次生长热氧化层2、多晶硅浮栅层4和氮化硅硬掩模层，通过光刻和蚀刻去除中间部分的氮化硅层(留下第一氮化硅侧壁31、第二氮化硅侧壁32)，以形成凹槽并露出浮栅表面；通过各向同性的蚀刻呈弧形的多晶硅浮栅表面，如图I所示。在图I的基础上沉积氧化层，通过各向异性的蚀刻形成自对准的初始隔离层侧墙；即两侧的第一初始隔离层侧墙51和第二初始隔离层侧墙52，如图2所示。在图2的基础上进行多晶硅蚀刻(具体地说，对多晶硅浮栅层4和热氧化层2进行刻蚀)，露出中间将要形成源线部分的衬底，如图3所示。在图3的基础上沉积氧化层2，通过各向异性的蚀刻形成自对准的源线隔离层侧墙；即两侧的第一源线隔离层侧墙61和第二源线隔离层侧墙62。如图4所示。
在图4的基础上沉积多晶硅层，通过化学机械研磨和回蚀刻形成源线7，如图5所
/Jn ο但是，图I至图5所示的根据现有技术的分离栅结构闪存单元仅通过源线的结对浮栅耦合编程的高压，很难在O. 13微米及以下技术节点保证器件性能。
发明内容
本发明所要解决的技术问题是提供一种能够实现自对准分离栅结构闪存单元的顶部源线耦合的方法，该方法能够维持耦合多晶硅层的高度，以确保其和源线的充分连接。为了实现上述技术目的，根据本发明，提供了一种用于自对准分离栅闪存的顶部源线耦合的方法，其包括在衬底上依次沉积氧化物层、多晶硅浮栅和氮化硅硬掩模层，对 氮化硅硬掩模进行光刻和刻蚀形成凹槽以露出浮栅表面；在对浮栅的各向同性刻蚀以形成弧形表面后，对在凹槽内的氮化硅硬掩模层侧壁上分别形成第一初始氧化隔离物和第二初始氧化隔离物；在氮化硅硬掩模层的表面、第一初始氧化隔离物和第二初始氧化隔离物的表面以及凹槽底面上沉积耦合氧化物层；在耦合氧化物层上沉积第二多晶硅层；在第二多晶硅层上沉积附加氧化物层；对附加氧化物层进行各向异性刻蚀，从而在第二多晶硅层侧分别形成第一附加氧化物侧壁和第二附加氧化物侧壁；对第二多晶硅层进行刻蚀，从而形成第一多晶硅侧壁和第二多晶硅侧壁。以该多晶硅侧壁为掩模蚀刻暴露部分的多晶硅浮栅，以露出将要形成源线部分的衬底；沉积氧化物层，进行蚀刻以形成附加在多晶硅侧壁的隔离层。沉积源线多晶硅层，例如通过对源线进行化学机械研磨和回蚀刻，以形成源线，该源线与多晶硅侧壁相连。在根据本发明的用于分离栅闪存的顶部源线耦合的方法中，在第二多晶硅层上沉积附加氧化层是关键步骤，在后续的浮栅蚀刻和氧化层隔离层蚀刻中，由第二多晶硅层所形成的侧壁都会被蚀刻，如果该侧壁高度不够，会影响与后面形成的源线的连接。该附加氧化层在各向异性蚀刻后，有部分氧化层附着在多晶硅侧壁的侧面，因为氧化层对多晶硅层的蚀刻选择比很高，该氧化层对侧面的多晶硅在蚀刻中起到很好的保护，蚀刻后形成侧面垂直的、比较高的多晶硅侧壁。如果没有该附加氧化层，多晶硅侧壁则会如传统自对准工艺中形成的侧壁一样，呈弧形，并且高度较低，经过后续的工艺后，高度进一步下降，最终影响与源线的连接。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I至图5示意性地给出了根据现有技术的自对准分离栅结构闪存单元的涉及到本发明的制造过程，本发明环节之前和之后的制造过程与现有技术完全一致，故不列出。
图6至图13示意性地示出了根据本发明实施例的美进用于实现自对准分离栅闪存的顶部源线耦合的方法。本发明环节之前和之后的制造过程与现有技术完全一致，故不列出。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。图6至图13示意性地给出了根据本发明实施例的改进用于分离栅闪存的顶部源线耦合的方法。下面结合图I和图2以及图6至图11来描述根据本发明实施例的改进用于分离栅闪存的顶部源线耦合的方法。 如图所示，根据本发明实施例的改进用于分离栅闪存的顶部源线耦合的方法包括在衬底I上依次生长热氧化层2、多晶硅浮栅层4和氮化硅硬掩模层，通过光刻和蚀刻去除中间部分的氮化硅层(留下第一氮化硅侧壁31、第二氮化硅侧壁32)，以形成凹槽并露出浮栅表面；通过各向同性的蚀刻呈弧形的多晶硅浮栅表面，如图I所示。在图I的基础上沉积氧化层，通过各向异性的蚀刻形成自对准的初始隔离层侧墙；即两侧的第一初始隔离层侧墙51和第二初始隔离层侧墙52，如图2所示。在第一氮化硅侧壁31、第二氮化硅侧壁32的表面、第一初始隔离层侧墙51和第二初始隔离层侧墙52的表面以及凹槽底面上沉积耦合氧化物层6，如图6所示；在耦合氧化物层6上沉积第二多晶硅层70，如图7所示；在第二多晶硅层70上沉积附加氧化物层10，如图8所示；对附加氧化物层10进行各向异性刻蚀，从而在第二多晶硅层侧分别形成第一附加氧化物侧壁11和第二附加氧化物侧壁12，如图9所示；对第二多晶硅层70进行刻蚀，从而形成第一多晶硅侧壁13和第二多晶硅侧壁14，如图10所示。以第一多晶娃侧壁13和第二多晶娃侧壁14为掩模蚀刻暴露部分的多晶娃浮栅，以露出将要形成源线部分的衬底，如图11所示；沉积氧化物层，并对氧化物层进行蚀刻以形成附加在多晶硅侧壁的隔离层，即第一附加隔离层侧墙15和第二隔离层侧墙16，如图12所示。沉积源线多晶硅层，并对源线多晶硅层进行化学机械研磨和回蚀刻以形成源线7，该源线7与多晶硅侧壁(第一多晶硅侧壁13和第二多晶硅侧壁14)相连，如图13所示。在根据本发明实施例的用于分离栅闪存的顶部源线耦合的方法中，在第二多晶硅层上沉积附加氧化层是关键步骤，在后续的浮栅蚀刻和氧化层隔离层蚀刻中，由第二多晶硅层所形成的侧壁都会被蚀刻，如果该侧壁高度不够，会影响与后面形成的源线的连接。该附加氧化层在各向异性蚀刻后，有部分氧化层附着在多晶硅侧壁的侧面，因为氧化层对多晶硅层的蚀刻选择比很高，该氧化层对侧面的多晶硅在蚀刻中起到很好的保护，蚀刻后形成侧面垂直的、比较高的多晶硅侧壁。如果没有该附加氧化层，多晶硅侧壁则会如传统自对准工艺中形成的侧壁一样，呈弧形，并且高度较低，经过后续的工艺后，高度进一步下降，最终影响与源线的连接。此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方 案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种用于实现自对准分离栅闪存的顶部源线耦合的方法，其特征在于包括 在衬底上依次沉积氧化物层、多晶硅浮栅和氮化硅硬掩模层，对氮化硅硬掩模进行光刻和刻蚀形成凹槽以露出浮栅表面； 使得露出的浮栅表面形成弧形表面后，对在凹槽内的氮化硅硬掩模层侧壁上分别形成第一初始氧化隔离物和第二初始氧化隔离物； 在氮化硅硬掩模层的表面、第一初始氧化隔离物和第二初始氧化隔离物的表面以及凹槽底面上沉积耦合氧化物层； 在耦合氧化物层上沉积第二多晶硅层； 在第二多晶硅层上沉积附加氧化物层； 对附加氧化物层进行各向异性刻蚀，从而在第二多晶硅层侧分别形成第一附加氧化物侧壁和第二附加氧化物侧壁； 对第二多晶硅层进行刻蚀，从而形成第一多晶硅侧壁和第二多晶硅侧壁； 以该多晶硅侧壁为掩模蚀刻暴露部分的多晶硅浮栅，以露出将要形成源线部分的衬底； 沉积氧化物层，进行蚀刻以形成附加在多晶硅侧壁的隔离层。
沉积源线多晶硅层，并形成源线，该源线与多晶硅侧壁相连。
2.根据权利要求I所述的用于实现自对准分离栅闪存的顶部源线耦合的方法，其特征在于，通过对附加氧化物层进行各向异性刻蚀，从而在第二多晶硅层侧分别形成第一附加氧化物侧壁和第二附加氧化物侧壁。
3.根据根据权利要求I或2所述的用于实现自对准分离栅闪存的顶部源线耦合的方法，其特征在于，在第二多晶硅层侧形成加氧化物侧壁后进行各向异性多晶硅蚀刻，从而形成侧边垂直的多晶娃侧壁。
全文摘要
一种用于实现自对准分离栅闪存的顶部源线耦合的方法包括在衬底上依次沉积氧化物层、多晶硅浮栅和氮化硅硬掩模层，对氮化硅硬掩模进行光刻和刻蚀形成凹槽以露出浮栅表面；在对浮栅的各向同性刻蚀以形成弧形表面后，对在凹槽内的氮化硅硬掩模层侧壁上分别形成第一初始氧化隔离物和第二初始氧化隔离物；沉积耦合氧化物层；在耦合氧化物层上沉积第二多晶硅层；在第二多晶硅层上沉积附加氧化物层；对附加氧化物层进行各向异性刻蚀，从而在第二多晶硅层侧分别形成第一附加氧化物侧壁和第二附加氧化物侧壁；对第二多晶硅层进行刻蚀，从而形成第一多晶硅侧壁和第二多晶硅侧壁。
文档编号H01L21/8247GK102969281SQ20121050767
公开日2013年3月13日 申请日期2012年11月30日 优先权日2012年11月30日
发明者张 雄, 张博 申请人:上海宏力半导体制造有限公司