P型ldmos器件的沟槽及制作方法
【专利摘要】本发明公开了一种P型LDMOS器件的沟槽，在P型LDMOS器件中，需要将源极与衬底进行电性连接，传统采用的多晶硅深沟槽工艺复杂且容易形成漏电，本发明通过在源区形成表面沟道，连接源区及衬底。本发明还公开了所述P型LDMOS器件的沟槽的制作方法，利用湿法刻蚀打开源区，在源区制作沟槽，同时利用干法刻蚀的各向同性形成光滑的源区沟槽内斜面，再后续制作金属硅化物，改善源区与衬底的电性连接状况，工艺容限高，简单易于实施。
【专利说明】P型LDMOS器件的沟槽及制作方法
【技术领域】
[0001]本发明涉及半导体器件制造领域，特别是指一种P型LDMOS器件的沟槽，本发明还涉及所述沟槽的制作工艺方法。
【背景技术】
[0002]对电池供电的手提式电子产品的电子元器件，要求具有较小的体积和较低的漏电，另外器件还需要有快的开关速度。P型功率M0SFET，由多个栅极形成阵列以得到大于10安培的输出电流，被广泛用于手提式电子产品的电源管理电路中。大的阵列意味栅极总宽度很大，如何达到好的均匀性以保持低漏电是很大的挑战。同时为得到高开关速度，MOSFET的阈值电压要较低，但低的阈值电压会引起较高漏电流。相比埋沟，表面沟道器件可折中低阈值电压和低漏电。
[0003]传统的P型LDMOS器件的剖视结构如图1所示，P阱4位于轻掺杂的N型外延2中，P阱4中具有轻掺杂漏8及漏区9，源区10位于N型沟道区5中。栅氧6及栅极7位于N型沟道区5与P阱4交界处，栅极7上淀积钨硅13。
[0004]在P型LDMOS中，要求将源区10和衬底I进行电性连接。目前的方法是通过刻蚀约2.2 μ m的深沟槽到重掺杂N型硅衬底1，再填充重掺杂多晶硅，作为连接源极10和衬底I的电连接通道，如图1所示。但是在多晶硅深沟槽3的形成中，高掺杂的N型多晶硅的刻蚀比较难控制，传统的工艺中是通过定时间刻蚀和设备的管控来保证N型多晶硅的预留深度，工艺难度很大。过多的刻蚀会导致源漏间的漏电，过少的刻蚀则源漏导通电阻也会受到影响，而这两个参数是该类器件的最重要的两个性能指标。
【发明内容】
[0005]本发明所要解决的技术问题在于提供一种P型LDMOS器件的沟槽，提高器件稳定性。
[0006]本发明所要解决的另一技术问题在于提供所述P型LDMOS器件的沟槽的制作方法。
[0007]为解决上述问题，本发明所述的P型LDMOS器件的沟槽，用于连接P型LDMOS器件的源区及衬底；所述P型LDMOS位于衬底上的外延中，具有相互抵靠接触的轻掺杂漏区及N型沟道区，所述P型LDMOS的源区位于N型沟道区中，漏区位于轻掺杂漏区中，外延表面具有所述P型LDMOS器件的栅氧及多晶硅栅极，多晶硅栅极上覆盖钨硅；所述P型LDMOS器件的沟槽，位于源区中，整个沟槽呈由上端部和下端部形成的漏斗型，其下端部底部接触衬底，沟槽位于源区中的上端部宽度大于下端部，沟槽下端部向上宽度是逐渐增大形成斜坡，沟槽下端部内填充重掺杂的N型多晶硅，上端部内填充金属硅化物。
[0008]为解决上述问题，本发明提供所述P型LDMOS器件的沟槽的制作方法，包含如下工艺步骤:
[0009]第I步，在重掺杂的N型硅衬底上淀积轻掺杂N型外延，外延表面生长一层栅氧化层，淀积一层多晶硅并重掺杂离子注入，淀积一层钨硅，刻蚀钨硅及多晶硅形成栅极；
[0010]第2步，光刻胶定义N型沟道区，进行N型沟道注入；
[0011]第3步，整个器件表面进行P型注入，形成轻掺杂漏区，并快速热退火激活；
[0012]第4步，淀积一层氧化硅并回刻制作栅极侧墙，再淀积一层氧化硅阻挡层；
[0013]第5步，光刻胶定义源区及漏区，进行P型注入形成源区及漏区，并快速热退火；
[0014]第6步，器件表面淀积介质层并进行化学机械研磨，利用光刻胶定义沟槽区，刻蚀介质层至娃表面；
[0015]第7步,去除光刻胶，以介质层作为硬掩膜进一步向下刻蚀沟槽，使沟槽穿通外延层，底部位于娃衬底中；
[0016]第8步，沟槽内填充重掺杂的N型多晶硅，并对多晶硅进行回刻；
[0017]第9步，湿法刻蚀沟槽上端部介质层及源区，扩大沟槽开口，并用干法刻蚀进行倒角，使沟槽内壁形成斜坡；
[0018]第10步，沟槽内淀积钛，快速热处理形成硅化钛，去除钛，沟槽制作完成。
[0019]进一步地，所述第I步中，淀积的N型外延掺杂浓度为IO14?1016CM_3，外延厚度决定器件的击穿电压，每提高10?12伏厚度增加I微米；多晶硅淀积厚度为1800?2200埃，淀积的钨硅厚度与多晶硅相同。
[0020]进一步地，所述第2步中，N型沟道的注入能量低于栅极区的穿透深度，是分3次不同角度的离子注入形成，注入能量为80?200KeV，剂量为IO12?1014CM_2，再进行快速热退火形成LDMOS的N型沟道，沟道长度由注入能量和剂量决定。
[0021]进一步地，所述第3步中，轻掺杂漏区的注入浓度远小于第2步中N型沟道浓度，注入剂量为2xl012?3x1012CM'
[0022]进一步地，所述第4步中，先淀积的用于制作侧墙的氧化硅厚度为500?1000埃，再淀积的氧化硅阻挡层厚度为300?500埃。
[0023]进一步地，所述第5步中，源区及漏区的注入剂量为1015CM_2以上。
[0024]进一步地,所述第6步中，淀积介质层厚度为9000?11000埃,化学机械研磨至6500 ?7500 埃。
[0025]进一步地，所述第8步中，回刻多晶娃至沟槽内的多晶娃距娃表面300?1000埃。
[0026]进一步地，所述第9步中，湿法刻蚀沟槽上部介质层及源区扩大沟槽开口，沟槽内壁单边刻蚀量为1350?1650埃。
[0027]本发明所述的P型LDMOS器件的沟槽及制作方法，重掺杂的多晶硅沟槽直接穿通源区及其下方的外延，深入衬底，且沟槽上端具有扩大的开口淀积硅化钛，保证了源区与衬底具有较好的电性连接。制作方法上调整了沟道注入、长时间高温推进、多晶硅硼离子P型掺杂的工艺次序，可防止短沟道效应和硼穿透栅氧这两个失效机理的发生，从而获得器件的高性能。
【专利附图】
【附图说明】
[0028]图1是传统P型LDMOS器件结构示意图；
[0029]图2?11是本发明工艺步骤示意图；
[0030]图12是本发明工艺步骤流程图。[0031]附图标记说明
[0032]I是衬底，2是外延，3是多晶硅沟槽，4是P阱，5是N型沟道，6是栅氧化层，7是多晶硅栅极，8是轻掺杂漏区，9是漏区，10是源区，11是栅极侧墙，12是金属硅化物，13是钨娃，14是光刻I父，15是氧化娃阻挡层，16是介质层，17是沟槽，18是多晶娃，h是闻度，d是单边刻蚀量。
【具体实施方式】
[0033]本发明所述的P型LDMOS器件的沟槽，其结构如图11所示，所述P型LDMOS位于衬底I上的外延2中，具有相互抵靠接触的轻掺杂漏区8及N型沟道区5，所述P型LDMOS的源区10位于N型沟道区5中，漏区9位于轻掺杂漏区8中，外延2表面具有所述P型LDMOS器件的栅氧6及多晶硅栅极7，多晶硅栅极7上覆盖钨硅13 ;所述P型LDMOS器件的沟槽17，位于源区10中，分为上下两端部，其下端部底部深及衬底1，沟槽17位于源区10中的上端部宽度大于下端，且下端部向上沟槽17宽度是逐渐增大形成斜坡，呈漏斗型，沟槽17下端部内填充重掺杂的N型多晶硅18，上端部内填充金属硅化物12。
[0034]本发明所述的一种P型LDMOS器件的沟槽的制作方法，现列举一实施例说明如下:
[0035]包含如下工艺步骤:
[0036]第I步，如图2所示，在重掺杂的N型硅衬底I上淀积轻掺杂N型外延2，外延2掺杂浓度为IO14?1016CM_3，外延2厚度决定器件的击穿电压，一般每提高10?12伏外延2厚度增加I微米；外延2表面生长一层栅氧化层6，淀积一层多晶硅7并进行重掺杂离子注入，淀积一层钨硅13，多晶硅7淀积厚度为2000埃，淀积的钨硅13厚度与多晶硅7相同，用于形成低阻。刻蚀钨硅13及多晶硅7形成栅极。
[0037]第2步，如图3所示，光刻胶14盖住漏端及部分栅极，进行N型沟道5注入，N型沟道5的注入能量低于栅极区的穿透深度，是分3次不同角度的离子注入形成，注入能量分别为80KeV、120KeV以及200KeV，剂量为IO12?IO14CiT2,再进行快速热退火形成LDMOS的N型沟道5，沟道5长度由注入能量和剂量决定。
[0038]第3步，如图4所示，整个器件表面进行P型注入，形成轻掺杂漏区8，轻掺杂漏区8的注入浓度远小于第2步中N型沟道5的浓度，注入剂量为IO12CM-2,并快速热退火激活。
[0039]第4步，如图5所示，淀积一层氧化硅6，厚度在500?1000埃之间，回刻氧化硅6，形成侧墙11，再淀积400埃的氧化硅15形成源漏注入的阻挡层。
[0040]第5步，如图6所示，光刻胶定义源区及漏区，湿法去除源区及漏区氧化硅，进行P型注入形成源区10及漏区9，源区10及漏区9的注入剂量为1015CM_2以上，并快速热退火。
[0041]第6步，如图7所示，淀积一层厚度为10000埃的介质层16并通过化学机械研磨，研磨至厚度为7000埃，利用光刻胶14定义沟槽区，刻蚀沟槽区介质层16至硅表面。
[0042]第7步，去除光刻胶14，利用7000埃的介质层16作为刻蚀的硬掩膜，进一步刻蚀沟槽，使沟槽17穿通外延层2底部位于硅衬底I中，如图8所示。
[0043]第8步，如图9所示，沟槽17内填充重掺杂的N型多晶硅18，并对多晶硅18进行回刻；回刻多晶硅18至沟槽17内的多晶硅18距硅表面h为300?1000埃。
[0044]第9步，如图10所示，湿法刻蚀沟槽17上端部介质层16及源区10的硅，扩大沟槽17的上端部开口，形成漏斗型。单边刻蚀量d为1500埃，并用干法进行倒角刻蚀，如图10中虚线圆圈处，使沟槽17内壁形成斜坡。
[0045]第10步，沟槽17内淀积钛，快速热处理形成硅化钛12，去除钛，沟槽制作完成。沟槽17内下端部填充重掺杂的N型多晶硅18，上端部填充硅化钛12，形成良好的电接触，保证了源区10与衬底I之间良好的电性连接。
[0046]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种P型LDMOS器件的沟槽，用于连接P型LDMOS器件的源区及衬底；所述？型LDMOS位于衬底上的外延中，具有相互抵靠接触的轻掺杂漏区及N型沟道区，所述P型LDMOS的源区位于N型沟道区中，漏区位于轻掺杂漏区中，外延表面具有所述P型LDMOS器件的栅氧及多晶硅栅极，多晶硅栅极上覆盖钨硅；所述P型LDMOS器件的沟槽，其特征在于: 所述沟槽位于源区中，整个沟槽呈由上端部和下端部形成的漏斗型，其下端部底部接触衬底，沟槽位于源区中的上端部宽度大于下端部，沟槽下端部向上宽度是逐渐增大形成斜坡，沟槽下端部内填充重掺杂的N型多晶硅，上端部内填充金属硅化物。
2.如权利要求1所述的一种P型LDMOS器件的沟槽的制作方法，其特征在于:包含如下工艺步骤: 第I步，在重掺杂的N型硅衬底上淀积轻掺杂N型外延，外延表面生长一层栅氧化层，淀积一层多晶硅并重掺杂离子注入，淀积一层钨硅，刻蚀钨硅及多晶硅形成栅极； 第2步，光刻胶定义N型沟道区，进行N型沟道注入； 第3步，整个器件表面进行P型注入，形成轻掺杂漏区，并快速热退火激活； 第4步，淀积一层氧化硅并回刻制作栅极侧墙，再淀积一层氧化硅阻挡层； 第5步，光刻胶定义源区及漏区，进行P型注入形成源区及漏区，并快速热退火； 第6步，器件表面淀积介质层并进行化学机械研磨，利用光刻胶定义沟槽区，刻蚀介质层至娃表面； 第7步，去除光刻胶，以介质层作为硬掩膜进一步向下刻蚀沟槽，使沟槽穿通外延层，底部位于硅衬底中； 第8步，沟槽内填充重掺杂的N型多晶硅，并对多晶硅进行回刻；` 第9步，湿法刻蚀沟槽上端部介质层及源区，扩大沟槽开口，并用干法刻蚀进行倒角，使沟槽内壁形成斜坡； 第10步，沟槽内淀积钛，快速热处理形成硅化钛，去除钛，沟槽制作完成。
3.如权利要求2所述的P型LDMOS器件的沟槽的制作方法，其特征在于:所述第I步中，淀积的N型外延掺杂浓度为IO14~1016CM_3，外延厚度决定器件的击穿电压，每提高10~12伏厚度增加I微米；多晶硅淀积厚度为1800~2200埃，淀积的钨硅厚度与多晶硅相同。
4.如权利要求2所述的P型LDMOS器件的沟槽的制作方法，其特征在于:所述第2步中，N型沟道的注入能量低于栅极区的穿透深度，是分3次不同角度的离子注入形成，注入能量为80~200KeV，剂量为IO12~1014CM_2，再进行快速热退火形成LDMOS的N型沟道，沟道长度由注入能量和剂量决定。
5.如权利要求2所述的P型LDMOS器件的沟槽的制作方法，其特征在于:所述第3步中，轻掺杂漏区的注入浓度远小于第2步中N型沟道浓度，注入剂量为2xl012~3x1012CM_2。
6.如权利要求2所述的P型LDMOS器件的沟槽的制作方法，其特征在于:所述第4步中，先淀积的用于制作侧墙的氧化硅厚度为500~1000埃，再淀积的氧化硅阻挡层厚度为300 ~500 埃。
7.如权利要求2所述的P型LDMOS器件的沟槽的制作方法，其特征在于:所述第5步中，源区及漏区的注入剂量为1015cm_2以上。
8.如权利要求2所述的P型LDMOS器件的沟槽的制作方法，其特征在于:所述第6步中，淀积介质层厚度为9000~11000埃，化学机械研磨至6500~7500埃。
9.如权利要求2所述的P型LDMOS器件的沟槽的制作方法，其特征在于:所述第8步中，回刻多晶硅至沟槽内的多晶硅比硅表面低300~1000埃。
10.如权利要求2所述的P型LDMOS器件的沟槽的制作方法，其特征在于:所述第9步中，湿法刻蚀沟槽上部介质层及源区扩大沟槽开口，沟槽内壁单边刻蚀量为1350~1650埃。`
【文档编号】H01L21/336GK103871881SQ201210544308
【公开日】2014年6月18日 申请日期:2012年12月14日 优先权日:2012年12月14日
【发明者】马彪, 遇寒, 蔡莹 申请人:上海华虹宏力半导体制造有限公司