专利名称：用于集体制造仅包括经验证的pcb的3d电子模块的方法
技术领域：
本发明的领域为3D电子模块的制造。
背景技术：
图1中示出3D电子模块的示例，该3D电子模块包括电子片50的层叠100，电子片50尤其是通过利用层叠的面以产生片之间的连接而在三维中互连。一个片50通常包括具有电连接元件2的一个或多个有源和/或无源部件11，部件被涂布在电绝缘树脂6中。部件的连接元件2被连接至通过电绝缘基板4支承的连接管脚2’。通过绝缘基板4支承的一个或多个导电轨3将这些部件连接在一起或将这些部件连接至元件以将片电连接在一起。3D电子模块包括在多个片中的一个片中的至少一个有源部件。这些片50优选地已通过从重建晶圆集体制造而获得，重建晶圆也称为KGRW(代表已知的好的重建晶圆(Known Good Reconstructed Wafer)),其通过以下步骤制造:A)定位并固定配备有部件的连接管脚2的裸基板(=未封装)有源和/或无源硅部件11，这些部件优选已在测试后被验证；连接管脚与基板接触。该基板通常为粘皮(Stickyskin)类型的胶粘片。B)将部件和基板组件置于例如环氧树脂6的聚合物层上。C)移除基板(粘皮的)，D)为了后续3D互连的目的，重新分配管脚以连接一个和相同图层(pattern)的所有部件11和/或形成到图层外围的连接。为了该目的，设置在其上形成金属导电轨3以提供部件11到其他部件和/或到外围的连接的可蚀刻的聚合物类型的绝缘材料层4。绝缘层4可选择地设置在导电轨3上。在复杂连接的某些情况下，若干绝缘体+金属+可选绝缘体(=层(level))层可被设置在彼此上。这产生被称为RDL层的具有一层或多层的重新分布层30。在图中，每个片50的RDL层具有单个层。这产生“KGRW”重建晶圆，因而重建晶圆仅包括之前经测试和经验证的片。E)在已制造若干KGRW晶圆时，则将它们层叠。F)在层叠的面中的一个面上形成被称为重新分布层(RDL)的管脚重新分布层30，因此形成层叠的“第一”层。该RDL层通常包括I至4层(或子层)并且在切割步骤前(也就是说在集体制造方法期间)在晶圆的层叠上形成。在图中RDL层具有两层。切割晶圆的层叠以获得片的层叠100。 形成位于片的层叠的侧面上(也就是说在片的边上，可选择地在多个面中的一个面上)并且被称为横导线(lateral conductor)的导线33,以将一个片的部件电连接至其他片。专利FR2857157中描述了这样的方法的示例。然而，对于一个片50和/或对于片的层叠100的第一层，通常需要具有超过4层的重新分布层(RDL):6至10层连接层通常是需要的。但是RDL层的产率随着层的数量的增加而急剧下降。对于一个片，通常地，具有一层的RDL的产率为96%，具有四层的RDL的产率下降至80% ;因此不生产具有六层或更多层的RDL。因此，仍然需要在重新分布层的数量和产率方面(经验证的数量/制造数量)同时满足所有上述要求的用于集体制造3D电子模块的方法。
发明内容
本发明的原理为:-一方面通过印刷电路或PCB (印刷电路板)提供3D电子模块的层叠的片(利用半导体工业技术获得层叠)之间的电连接，使得能够具有更多连接层，以及-另一方面通过利用100%良好的PCB的板的集体制造获得3D电子模块，使得能够提高制造的总产率(overall yield)。本发明的主题为一种用于集体制造3D电子模块的方法，该方法包括:-制造N个重建晶圆(N彡I)的层叠的一个步骤，重建晶圆被称为KGRW，每个重建晶圆仅包括在测试后经验证的相同图层，一个图层包括至少一个有源和/或无源硅部件，至少一个重建晶圆包括有源部件，该层叠包括具有最多4个互连层的重新分布层，其特征在于，该方法包括:-制造仅包括包括至少6个互连层并在测试后经验证的无源印刷电路的相同的无源印刷电路的板的步骤，该步骤包括以下子步骤:〇制造相同的印刷电路的板，〇对每个印刷电路进行电测试，〇将在该测试后经验证的印刷电路安装至胶粘基板，〇在环氧类型的电绝缘树脂中浇铸所安装的电路，被称为涂布树脂和树脂的聚
八I=I，〇移除胶粘基板，因此在该步骤后可获得仅包括经验证的印刷电路的被称为KGRP的板的板。-将KGRP的板与KGRW的层叠结合的步骤，以形成“KGRW的层叠-KGRP板”组件，-沿着切割线切割“KGRW的层叠-KGRP板”组件的步骤，以获得3D电子模块。根据本发明的一个特征，该方法包括在结合步骤和切割步骤之间的在KRGP的板上产生厚度小于30 μ m的重新分布层的步骤。切割线优选在涂布树脂上。因为“KGRW的层叠-KGRP板”组件包括在其厚度中的至少一个电绝缘区域，该方法可选择地包括在结合KRGP的步骤和切割步骤之间的在所述电绝缘区域中穿孔的步骤以及用导电材料填充这些孔的步骤。可制造若干KGRW的层叠和/或若干KGRP板:在切割步骤前，重复将KGRW的层叠与KGRP的板结合的步骤，"KGRff的层叠-KGRP板”组件包括若干KGRW的层叠和/或若干KGRP的板。
在阅读作为非限制示例并参照附图做出的以下详细描述后， 本发明的其他特征和优点将变得清楚，其中:
图1 (已描述)示意性地描绘了根据现有技术的3D电子模块的片的层叠的示例，图2a，图2b示意性地描绘了根据现有技术的PCB的自上方看以及从截面看的示例，图3a_图3f示出了根据本发明的3D电子模块的集体制造的各个步骤，图4a，图4b示意性地描绘了根据本发明的3D电子模块的两个示例，一个已被切割且沿着切口具有相同的树脂结构(图4a)，另一个具有两个不同的树脂结构(图4b)，图5描绘了以分解的方式看到的根据现有技术的PCB的拓扑示例，图6描绘了根据现有技术的具有表面安装的无源部件的PCB的示例，图7示出了 PCB200的(在两部分中)板的示例。从一个图到另一个图，相同的兀件由相同的附图标记表不。
具体实施例方式
在图4a和4b中示出其示例的根据本发明的3D电子模块包括至少:-N个片50 (N彡I)的一个层叠；包括至少一个有源部件的该层叠被称为有源层叠100并包括在层叠的一个面(或两个面)上的RDL层30，-印刷电路或PCB200，提供这些片的部件之间的电连接，该PCB包括本身层叠在所述层叠100上的至少6个互连层。图中的厚度未按比例绘制。PCB还可被设计成提供两个有源层叠之间的连接，如在图4a和4b中的3D电子模块的示例中可以看到的一个有源层叠设置在PCB的一个面上，另一个设置在PCB的另一面上，图4a和4b中仅示出了每个有源层叠的一个片50。更一般地，根据本发明的3D电子模块包括一个或多个有源层叠以及一个或多个PCB。如前所述，在切割层叠的晶圆的步骤后而获得3D电子模块(没有横导线)，层叠包括第一层、约30 μ m厚的RDL层。据认为，已通过利用用于半导体工业的技术根据前面所详细描述的并且包括连续步骤A，B, C，D，E和F的集体制造方法产生KGRW晶圆的层叠。当前考虑印刷电路或PCB的集体制造。应当注意，印刷电路或PCB (印刷电路板)为包括导电轨并可能包括例如电容器C、电阻器R和自电感器的无源部件的电连接电路。PCB通常包括50至150个旁路电容器，旁路电容器将分别连接至有源部件(也成为芯片)和/或有源层叠的无源部件。如图2b所示，这些PCB200通常具有超过6个层(或层)，(采用4个层以不使图形显得过分复杂)，因为这些PCB200还提供有地平面并且为每个需要的电压提供等电位电源，每个平面形成一个层。注意，PCB由以下组成:-内部层201，为地平面和电源平面保留，并可选择地包括信号路由平面，这些平面的叠加形成内部层的板，-以及外部层202，通常包括该层，提供信号的路由、一旦内部层的板被产生将该内部层的板夹在中间。内部层的板的产率在90%至95%之间，因为仅在测试和验证后所选择的层被压制在它们之间以形成该板。但是根据所需的蚀刻薄度在内部层的板上逐一构造的外部层的产率可在75%和90%之间变化。因此，总产率(其是整体产品的产率)在70%到85%之间。图7示出了 PCB200的(在两部分中)板的示例:4个PCB被认为是故障的，因此产率为83%。因此，对于3D模块的集体制造，当这些KGRW在其中有些是故障的PCB的板上层叠时，与使用KGRW以使有源层叠具有接近100%产率相关联的益处可能会丧失。如果有源部件的重要性远高于无源元件(PCB)的重要性，则以上更需要关注。这就是为什么根据本发明将产生仅包括良好的PCB的板，也就是说仅包括在测试后经验证的PCB和指定的代表“已知的好的重建PCB”的KGRP。之前的步骤包括以传统的方式产生包括η个相同图层(或PCB)的PCB的板，η根据板和图层的格式通常从20至1000之间变化。用于制造印刷电路的常用技术被用于制造该板，也就是说，光刻先前在由环氧树脂制成的电绝缘基板6’上淀积的由铜制成的层；制造印刷电路不需要使用硅。该铜层为薄板状的然后通过压制到基板上来放置，这需要最小厚度的铜层和基板。铜的厚度通常为5μπι到25μπι，这限制了导电轨3’的蚀刻的清晰度(definition)。具体而言，由于子蚀刻现象，被化学蚀刻的层的厚度越大，则清晰度越差。实际上，导线3’获得大于100 μ m (通常在ΙΟΟμπι至200μπι之间)的间距。注意，间距是导线的宽度和两个导线3 ’之间的间隔的总和。100 μ m的间距=50 μ m (导线的宽度)+50 μ m (两导线之间的间隔)。基板6’的厚度在50 μ m至150 μ m之间变化。为了降低形成基板6’的环 氧树脂的膨胀系数，基板包括玻璃纤维，以这种方式，该系数对于树脂为从60ppm/° C至80ppm/° C，对于具有玻璃纤维的树脂增加到仅从15ppm/° C至18ppm/° C。另一方面，“Z”膨胀系数将保持不变并且在60ppm/° C至80ppm/° C 之间。由于平坦度要求，用于绝缘的掩膜由平板玻璃制成。因此,这给出每个连接层的最小厚度75 μ m (基板50 μ m +铜轨25 μ m)。一个接一个地层叠制造这些层，以最终形成至少750 μ m厚的具有10层PCB的PCB的板。虽然采用用于生产KGRW的光刻技术，由通常以液体形式淀积的微珠负载树脂(microbead-laden resin)制成的基板6在聚合后的厚度通常在10 μ m至15 μ m之间，以及金属轨的厚度量级为Iym或甚至更少，使得可能获得小于10 μ m的间距。接着电测试每个图层，也就是说电测试每个PCB，然后切割板。在后续步骤中(步骤a，图3a)，在测试后经验证的PCB200例如通过“拾取和放置”类型的方法被安装至胶粘基板8，如图所示每个PCB的互连管脚在胶粘基板的侧面。该胶粘基板可以是通常被称为鼓皮或粘皮的厚度约25 μ m并且可通过例如剥离而不需要特定处理而脱胶的胶粘片(例如像聚氯乙烯的片)。在步骤b (图3b)中，接着将PCB200涂布在电绝缘树脂6中，电绝缘树脂6与用于生产KGRW的树脂类型相同(例如环氧树脂)，然后聚合电绝缘树脂6。该树脂6载有用于降低它的(在三个空间方向中的)X，Y和Z膨胀系数的娃珠:它是各向同性的，而存在于PCB的基板6’中的玻璃纤维能够降低基板的仅X和Y方向中的膨胀系数，并且在如下所述的在每个3D模块的侧面上产生导线33的后续步骤中还具有泄漏电流方面的缺点。在这种情况下，PCB的涂布还具有将每个PCB的位置固定在粘皮上的常用功能、在未来的切割线处的每个层的玻璃纤维的绝缘功能，以通过构造PCB的板来重建，PCB的板在这些切割线处具有与它将层叠其上的KGRW相同的结构并从而防止这些泄漏电流。一旦PCB被涂布，就将粘皮8移除。因此，生产出仅包括经验证的PCB的板(被称为KGRP的板)，也就是说产率为100%的板。在PCB的板的外表面产生在一个层处的RDL30(步骤C，图3c)以形成到每个PCB200的外围的连接。这使得能够通过在此时使用用于制造晶圆的技术来生产高度精确的层；因此能够在临时板的表面上产生小间距的导电轨，也就是说间距小于ΙΟΟμπι的导电轨。采用这些技术可预想10 μ m的间距。这使得能够提高由此获得的KGRP的板的固有产率。然后，该设置有RDL的KGRP的板其自身通过优选的例如环氧类型的液体胶粘剂7而结合至KGRW晶圆的层叠(图3d)。优选地，根据变型，在制造初始的PCB板(之前的步骤)期间不构造外部层202，因此初始的PCB板仅包括内部层201。如上所述重建仅包括良好图层的KGRP的临时板。然后，通过在KGRP的临时板的表面上产生RDL层(可选择地具有若干层)代替外部层202 (步骤C)，如上所述产生该RDL30。这使得能够提高由此获得的KGRP的板的固有产率。然后，该装配有RDL层的KGRP的板其自身通过优选的例如环氧类型的液体胶粘剂7结合至KGRW晶圆的层叠100 (步骤d，图3d)，从而形成“KGRW的层叠-PCB的板”组件。可选择地，KGRff的另一层叠结合至KGRP板，则KGRP板在KGRW的两个层叠之间。更一般地“KGRW的层叠一 PCB的板”组件可包括连续的彼此结合的若干KGRW的层叠和/或若干KGRP的板，如图4a的示例。沿着竖直切割线9 (在层叠的方向中)切割未来的3D模块(步骤e，图3e)，然后在侧面上形成横导线33 (步骤f，图3f)。优选地，在切割步骤之前，粘皮8，被置于“KGRW的层叠一 PCB的板”组件下以能够集体执行未来侧面的金属化步骤(步骤f)。移除该粘皮以获得3D模块。当切割线9穿过玻璃纤维树脂6’(如图4b的示例中可看到)时,这些纤维的截面在产生横导线之前出现在3D电子模块的侧面上。在化学金属化以产生这些横导线33的时候，金属化沿着这些纤维轻微渗透，这导致在蚀刻后的泄漏电流。硅珠负载树脂6的特性不具有该缺点，因为微珠之间不存在连续性。通过将切割线9偏移至涂布树脂6的层，这些纤维的截面在产生横导线之前不出现在3D电子模块的侧面上(如图4a所示)。存在若干种类的PCB，它们中的一些能够有利地利用该变型:-用于外部连接的PCB。图2a中示出了这种6层的PCB(可容易地为10层的PCB)的路由的示例。从中央部分可看到设计成接纳有源部件的焊料珠的矩阵管脚2’。4个侧面支承垂直于它们中的每一个并且在层叠若干层后将沿着切割线被切割的导线:这些导线具有附图标记204。这些导线的间距例如在ΙΟΟμπι至200μπι之间。因为具有可接受产率的小于ΙΟΟμπι的间距的制造当前在工业上不可行，所以根据变型的RDL的制造是很有价值的。-例如用于将存在于一个层I的I或2个侧面上的互连引至另一层2的其他侧面上存在的互连的拓扑PCB。图5示出了在一侧面上具有输出SI至S4的层I的互连和在两个侧面上重新分布这些输出的层2的示例:在侧面2上重新分布输出SI’和S2’，以及在侧面3上重新分布输出S3’和S4’。
-具有通常表面安装的由陶瓷制成的无源部件(电容器和/或电阻器和/或自电感器)的PCB。图6示出了从上面看具有5个安装的无源部件的PCB的示例:一个电阻器R和4个电容器C。在该示例中，导线3’和204的间距大。该间距在更大密度的无源部件的情况下大大减小，例如在旁路FPGA (现场可编程门阵列)芯片的情况下的200个电容器，等电位地平面和电源平面对于该芯片是必须的，以向这些电容器供电，那么横向输出或经由通孔的输出(TPV代表“聚合物通孔(Through Polymer Vias)")需要RDL层。-具有掩埋在该PCB中的陶瓷无源部件的PCB。该情况与之前的相同，但具有掩埋在PCB中的无源部件。RDL层用于代替每个图层的侧面(或通孔)上的导线。不考虑PCB的种类为何,后者都不包括娃。包括具有大量输入一输出的快速处理器或处理器或具有大总线的快速存储器的某些有源层叠需要若干电源电压和几乎没有电感的电流分布，以不延迟适当电压电平的建立。现有的解决方案包括在芯片中产生通孔或TSV (娃通孔(Through SiliciumVias))以及将它们竖直互连，该竖直路径比通过3D模块的侧面的路径短。然而，提供有合适旁路的电源的问题需要尽可能靠近芯片使用电容器。根据本发明，KGRP的板设置在KGRW的层叠上，以使得KGRW的层叠的RDL面向PCB的板的RDL。还可能以如下方式处理。在结合步骤后且在切割步骤前，使通过“KGRW的层叠一 KGRP板”组件的孔穿过树脂并利用PCB技术填充导电材料，例如铜。这使得能够通过TPV连接PCB中的电源平面和芯片的电源管脚，这使得保持非常小的在75μπι和200μπι之间的距离。以这种方式连接的该组件其自身在被切割前可层叠在KGRW的其他层叠和/或PCB的其他板上。然后保留用于信号的经由横导线33的互连。
权利要求
1.一种用于集体制造3D电子模块的方法，该方法包括: -制造N个重建晶圆的层叠(100)的步骤，其中，N彡1，重建晶圆被称为KGRW，每个重建晶圆仅包括在电测试后经验证的相同图层，一个图层包括至少一个有源和/或无源硅部件(11)，至少一个重建晶圆包括有源部件，所述层叠(100)包括具有最多4个互连层的重新分布层(30)， 其特征在于，该方法包括: -制造仅包括包括至少6个互连层并在测试后经验证的无源印刷电路(200)的相同的无源印刷电路的板的步骤，该步骤包括以下子步骤: 〇制造相同的印刷电路(200)的板， 〇对每个印刷电路(200) 进行电测试， 〇将在所述测试后经验证的印刷电路安装至胶粘基板(8’)， 〇在环氧类型的电绝缘树脂￠)中浇铸所安装的电路，被称为涂布树脂和树脂的聚I=I， O移除胶粘基板(8’)，由此在该步骤之后获得仅包括经验证的印刷电路(200)的被称为KGRP的板的板， -将KGRP的板与KGRW的层叠(100)结合的步骤，以形成“KGRW的层叠-KGRP板”组件， -沿着切割线(9)切割“KGRW的层叠-KGRP板”组件，以获得3D电子模块。
2.根据上述权利要求所述的用于集体制造3D电子模块的方法，其特征在于，所述方法包括在结合KRGP的步骤和切割步骤之间，在KRGP的板上产生厚度小于30 μ m的重新分布层(30)的步骤。
3.根据上述权利要求的用于集体制造3D电子模块的方法，其特征在于，所述切割线(9)在涂布树脂(6)上。
4.根据权利要求1所述的用于集体制造3D电子模块的方法，其特征在于，因为“KGRW的层叠-KGRP板”组件包括在其厚度中的至少一个电绝缘区域，所述方法包括在结合步骤和切割步骤之间的在所述电绝缘区域中穿孔的步骤以及用导电材料填充这些孔的步骤。
5.根据上述权利要求中任一项所述的用于集体制造3D电子模块的方法，其特征在于，制造若干KGRW的层叠(100)和/或若干KGRP板，以及在于，在切割步骤前，重复将KGRW的层叠与KGRP的板结合的步骤，所述“KGRW的层叠-KGRP板”组件包括若干KGRW的层叠和/或若干KGRP的板。
6.根据上述权利要求中任一项所述的用于集体制造3D电子模块的方法，其特征在于，印刷电路包括电阻器和/或电容器和/或自电感器。
全文摘要
本发明涉及一种用于集体制造仅包括经验证的PCB的3D电子模块的方法。本发明涉及用于集体制造3D电子模块的方法，该方法包括制造包括经验证的有源部件的重建晶圆的层叠，该层叠包括重新分布层，制造经验证的无源印刷电路的板，包括以下子步骤制造印刷电路的板，对每个印刷电路进行电测试，将经验证的印刷电路安装至胶粘基板，在电绝缘树脂中浇铸所安装的电路，被称为涂布树脂和树脂的聚合，移除胶粘基板，板仅包括由此获得的经验证的印刷电路，将板与(重建晶圆的)层叠结合的步骤，切割“板的层叠”组件的步骤，以获得3D电子模块。
文档编号H01L21/56GK103187327SQ20121057979
公开日2013年7月3日 申请日期2012年12月27日 优先权日2011年12月29日
发明者C·瓦尔 申请人:3D加公司