专利名称：一种功率型负温度系数热敏电阻器及电子装置的制作方法
技术领域：
本实用新型属于电子技术领域，尤其涉及ー种功率型负温度系数热敏电阻器及电子装置。
背景技术：
随着通讯、电脑以及其周边产品和家用电器不断向 片式化、小型化和数字化方向发展，对元器件的片式化、小型化的要求愈来愈迫切。近年来表面贴装技术(SMT)迅速崛起，传统的插装电路逐步被SMT电路替代，绝大部分带引线的电子元器件均已片式化。在电子电路电源部分(LED驱动板，荧光灯换流器，加热器等)，开机的瞬间会产生ー个比正常工作电流高出百倍的浪涌电流。功率型负温度系数热敏电阻器(简称PNTC)在常温下阻值较大，可以抑制开机瞬间的浪涌电流，并且在完成抑制浪涌电流作用以后，随着热敏电阻器本体温度升高，其电阻值将下降到非常小的程度，消耗的功率可以忽略不计，从而保证线路的正常工作。例如，常温下，在开机电路中串接10 Q PNTC时，开机浪涌电流为I=220X1.414/(1+10) =28 (A)，比未使用 PNTC 时的 31IA (1=220 X I. 414/1=311 (A))降低了 10 多倍，有效地抑制了浪涌电流。开机后，由于PNTC迅速发热、温度升高，其电阻值会在毫秒级的时间内迅速下降到一个很小的级别，一般只有零点几欧的大小，相对于传统的固定阻值限流电阻而言，这意味着电阻上的功耗因为阻值的下降随之降低了几十到上百倍，因此这种设计非常适合对转换效率和节能有较高要求的产品，如开关电源。断电后，PNTC随着自身的冷却，电阻值会逐渐恢复到标称零功率电阻值，恢复时间需要几十秒到几分钟不等。下一次启动时，又按上述过程循环。传统的功率型热敏电阻采用插件引脚型结构，产品直径体积大、尺寸高、质量重，不利于整机小型化、轻薄化；人工组装成本高，组装效率低，不利于大规模エ业化生产；材料电阻率及热敏感指数低，意味着最大电流时近似电阻较大。
实用新型内容本实用新型实施例的目的在于提供ー种功率型负温度系数热敏电阻器，g在解决现有热敏电阻器体积大的问题。本实用新型实施例是这样实现的，ー种功率型负温度系数热敏电阻器，包括左端电极以及与所述左端电极相対的右端电极，所述左端电极与右端电极间依次叠置有下盖、多片热敏电阻膜片及上盖。本实用新型实施例的另一目的在于提供电子装置，所述电子装置采用上述功率型负温度系数热敏电阻器。本实用新型实施例采用叠层片式结构，具有相同稳态电流的叠层片式热敏电阻器面积较插装电阻器小60%以上，可以大大节省整机面积；实现PCB两面贴装，避免穿孔，方便布线；SMD结构，适合高密度表面贴装。另外，本叠层片式热敏电阻器高度不及插装电阻器高度的1/5，有利于电子装置轻薄化。
图I是本发明实施例提供的热敏电阻器的结构示意图(切ロ剖面)；图2是本发明实施例提供的热敏电阻器的结构示意图(长轴剖面)；图3是本发明实施例提供的热敏电阻器的等效电路原理图；图4是空白U旲片的结构不意图；图5是热敏电阻膜片的结构示意图；图6是本发明实施例提供的功率型负温度系数热敏电阻器的制造方法的实现流程图；图7是带切割线的膜片的结构示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一歩详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。本实用新型实施例采用叠层片式结构，具有相同稳态电流的叠层片式热敏电阻器面积较插装电阻器小60%以上，可以大大节省整机面积；实现PCB两面贴装，避免穿孔，方便布线；SMD结构，适合高密度表面贴装。另外，本叠层片式热敏电阻器高度不及插装电阻器高度的1/5，有利于电子装置轻薄化。下面结合具体实施例对本实用新型的实现进行详细描述。如图1、2所示，本实用新型实施例提供的功率型负温度系数热敏电阻器包括左端电极11以及与所述左端电极11相対的右端电极12，所述左端电极11与右端电极12间依次叠置有下盖13、多片热敏电阻膜片14及上盖15。因采用叠层片式结构，具有相同稳态电流的叠层片式热敏电阻器面积较插装电阻器小60%以上，可以大大节省整机面积；实现PCB两面贴装，避免穿孔，方便布线；SMD结构，适合高密度表面贴装。另外，本叠层片式热敏电阻器高度不及插装电阻器高度的1/5，有利于电子装置轻薄化。本实用新型实施例中所述上盖13和下盖15均由多片空白膜片10依次叠置而成，所述空白膜片10为掺有四氧化三钴、ニ氧化锰、氧化镍及三氧化ニ铝的热敏陶瓷膜片，如图4所示。因四氧化三钴、ニ氧化锰、氧化镍及三氧化为高电阻率、高B值材料，能有效降低本叠层片式热敏电阻器最大电流时近似电阻，提高最大稳态电流。此外，为降低烧结温度，保护热敏电阻膜片，还可将掺有玻璃体、三氧化ニ铋、四氧化三钴、ニ氧化锰、氧化镍及三氧化ニ铝的热敏陶瓷膜片作为空白膜片10。在此增掺了玻璃体和三氧化ニ铋，还有助于加强瓷体强度，其中所述玻璃体三氧化ニ铋(质量比)优选为1:2，所述玻璃体与三氧化ニ铋质量之和占热敏陶瓷粉料总质量比为5 15%。通常，所述热敏电阻膜片14为叠印有内电极16的空白膜片10，如图5所示。叠置时，使相邻热敏电阻膜片的内电极交错，其等效电路并联，如图3所示。这样有助于降低开机后本热敏电阻器的阻值，更加节能。[0026]本实用新型实施例在热敏电阻器除端电极外的其余瓷体上形成均匀致密、耐湿的防护层17，有效解决了产品在电镀过程中导致的扩散及性能变差的问题，使产品更易于进行电镀镍、锡处理，大大提高了产品焊接可靠性。当然，采用上述热敏电阻器的电子装置体积小，重量轻，功耗更小。图6示出了本实用新型实施例提供的功率型负温度系数热敏电阻器的制造方法的实现流程，详述如下。在步骤SlOl中，调配热敏陶瓷粉料，使所述热敏陶瓷粉料中四氧化三钴ニ氧化锰氧化镍三氧化ニ铝为30 60%:40 70%: 10 30%:5 20% (摩尔比)；本实用新型实施例通过调配热敏陶瓷粉料，使所述热敏陶瓷粉料中Co3O4:MnO2:NiO:AL203 (摩尔比)为 30 60%:40 70%: 10 30%:5 20%。此配比的热敏陶瓷粉料为高电阻率、高B值材料，能有效降低所制叠层片式热敏电阻器最大电流时近似 电阻，提闻最大稳态电流。为降低热敏电阻単体的烧结温度，保护热敏电阻膜片，还可将玻璃体和三氧化ニ铋掺入上述热敏陶瓷粉料。此处增掺的玻璃体和三氧化ニ铋还有助于加强瓷体强度，其中所述玻璃体三氧化ニ秘(质量比)优选为1:2,所述玻璃体与三氧化ニ秘质量之和占热敏陶瓷粉料总质量比为5 15%。当然，上述热敏陶瓷粉料还包含ー些常用的组份，如SiO2
坐寸o在步骤S102中，将调配好的热敏陶瓷粉料与粘合剂、溶剤、增塑剂、分散剂混合，并磨成浆料；本实用新型实施例将调配好的热敏陶瓷粉料与粘合剤、溶剤、增塑剂、分散剂混合，并球磨成粘度为50 1500Pa s的浆料。其中，所述热敏陶瓷粉料粘合剂溶剂增塑剂分散剂(质量比)为100: (5 20): (80 150): (5 20): (0. 5 4);所述粘合剂为聚こ烯醇缩丁醛树脂(B-7856);所述溶剂为醋酸正丙脂与异丁醇按重量比(50 90) : (20 50)配制的混合物；所述增塑剂为邻苯ニ甲酸ニ辛脂(DOP);所述分散剂为こニ酸ニ甲脂(DMH)。上述各组份均为外购，易得。在步骤S103中，流延所述浆料使之成型为膜带，从所述膜带裁切出所需尺寸的空白月吴片；本实用新型实施例先将配制好的浆料抽真空过200 350目筛网除颗粒和气泡，静置15 24小吋。接着将浆料置于制带桶内，在PET载带上进行流延成型，经过50 85°C的烘箱10 20min烘干，得到厚度为10 eOym膜帯。然后从制好的膜带裁切出所需尺寸的空白膜片，如裁切出200*200mm2的空白膜片。其中，PET载带较其它载带(如钢带)利于得到厚度薄的膜帯。在步骤S104中，于所述空白膜带上印刷内电极，制成热敏电阻膜片；本实用新型实施例将裁切好的空白膜片10印刷成功率型热敏电阻膜片14 (见图5)和带切割线18的膜片(见图7)。具体地，由高精度丝印机按要求在所述空白膜带10上印刷内电极16，经50 80°C的烘箱10 30min烘干内电极16。如此印制出的内电极阻值精度高，成本低。其中，本功率型热敏电阻膜片14的内电极采用Ag-Pt浆料，该浆料中Ag:Pt(质量比)为(30 90): (10 70)。在此采用Ag-Pt浆料印制内电极16，有助于提高各热敏电阻膜片14的可靠性。在步骤S 105中，先叠置作为上盖的多片空白膜片，接着叠置多片热敏电阻膜片，再叠置作为下盖的多片空白膜片，由叠置后的空白膜片及热敏电阻膜片构成热敏电阻生坯；本实用新型实施例将多片空白膜片10及热敏电阻膜片14叠压成一功率型热敏电阻生坯，此处叠压指的是每叠ー层膜片压一次。具体地，先叠ー层印有切割线18的膜片，以便后续切割；接着叠置作为上盖13的多片空白膜片至0. 30 0. 60mm ;然后按要求叠多片热敏电阻膜片14 ;再叠置作为下盖15的多片空白膜片至设计高度。在此由叠置后的空白膜片及热敏电阻膜片构成热敏电阻生坯。应当注意的是，将多片热敏电阻膜片14叠置在一起时，使相邻热敏电阻膜片的内电极交错，即使其等效电路为并联电路，此结构的电路利于降低开机后的功耗。 在步骤S106中，将所述热敏电阻生坯切割成多个热敏电阻单体，对所述热敏电阻単体排胶后烧结；本实用新型实施例将前述热敏电阻生坯切割成多个热敏电阻单体，对各热敏电阻単体排胶后烧结。其中，排胶温度优选为300 400°C，烧结温度优选为900 1000°C，如此低的烧结温度使内电极不易受损。为便于热敏电阻単体表面处理及上端电极，需对烧结后的热敏电阻单体进行倒角处理即去除棱角及毛刺，使其表面光滑。热敏电阻単体倒角后，还可在其侧面涂敷防护层。该防护层可以是玻璃、绝缘陶瓷材料、酚醛树脂、环氧树脂、硅树脂等的ー种或多种，例如于热敏电阻単体侧面涂覆玻璃后即形成玻璃包封层。在步骤S107中，于所述热敏电阻单体两端上端电极；本实用新型实施例需在热敏电阻单体两端上端电极，其由专用涂银机完成。先根据产品尺寸选择合适的涂银硅胶板，将端电极涂印在热敏电阻单体两端，然后经烧银完成端电极制作，在此将该层端电极称作“银端头”21。为保护热敏电阻器内部结构，干“银端头”21表面镀ー镍阻挡层22。此外，还可于镍阻挡层22表面镀ー锡焊层23，便于本热敏电阻器焊接，如图2所示。由此可知，所述左端电极和右端电极分别由涂印于所述热敏电阻端面的银端头21，依次电镀于所述银端头表面的镍阻挡层22及锡焊层23构成。本实用新型实施例采用叠层片式结构，具有相同稳态电流的叠层片式热敏电阻器面积较插装电阻器小60%以上，可以大大节省整机面积；实现PCB两面贴装，避免穿孔，方便布线；SMD结构，适合高密度表面贴装。与此同时，通过调配热敏陶瓷粉料，使所述热敏陶瓷粉料中四氧化三钴ニ氧化锰氧化镍三氧化ニ铝为30 60%: 40 70%: 10 30%: 5 20% (摩尔比)，由此构成高电阻率、高B值材料，有效降低最大电流时近似电阻，提高最大稳态电流。此外，为降低烧结温度，保护热敏电阻膜片，还可于所述热敏陶瓷粉料中增掺了玻璃体和三氧化ニ铋，亦助于加强瓷体强度。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.ー种功率型负温度系数热敏电阻器，包括左端电极以及与所述左端电极相対的右端电极，其特征在于，所述左端电极与右端电极间依次叠置有下盖、多片热敏电阻膜片及上至Jhl o
2.如权利要求I所述的功率型负温度系数热敏电阻器，其特征在于，所述上盖和下盖均由多片空白膜片依次叠置而成，所述空白膜片为热敏陶瓷膜片。
3.如权利要求2所述的功率型负温度系数热敏电阻器，其特征在于，所述热敏电阻膜片为叠印有内电极的空白膜片。
4.如权利要求3所述的功率型负温度系数热敏电阻器，其特征在于，相邻热敏电阻膜片的内电极交错，其等效电路并联。
5.如权利要求3所述的功率型负温度系数热敏电阻器，其特征在于，所述热敏电阻器的侧面涂覆有防护层。
6.如权利要求4或5所述的功率型负温度系数热敏电阻器，其特征在于，所述左端电极和右端电极分别由涂印于所述热敏电阻端面的银端头，依次电镀于所述银端头表面的镍阻挡层及锡焊层构成。
7.一种电子装置，其特征在于，所述电子装置采用权利要求I 6中任一项所述的功率型负温度系数热敏电阻器。
专利摘要本实用新型适用于电子技术领域，提供了一种功率型负温度系数热敏电阻器及电子装置，所述功率型负温度系数热敏电阻器包括左端电极以及与所述左端电极相对的右端电极，所述左端电极与右端电极间依次叠置有下盖、多片热敏电阻膜片及上盖。本实用新型采用叠层片式结构，具有相同稳态电流的叠层片式热敏电阻器面积较插装电阻器小60％以上，可以大大节省整机面积；实现PCB两面贴装，避免穿孔，方便布线；SMD结构，适合高密度表面贴装。另外，本叠层片式热敏电阻器高度不及插装电阻器高度的1/5，有利于电子装置轻薄化。
文档编号H01C7/04GK202512978SQ20122001270
公开日2012年10月31日 申请日期2012年1月12日 优先权日2012年1月12日
发明者何金芝, 徐鹏飞, 明剑华, 朱建华, 李建辉, 李耀坤, 陈英放 申请人:深圳振华富电子有限公司