专利名称：具有阶梯式多重不连续场板的ldmos器件的制作方法
技术领域：
本实用新型涉及一种具有阶梯式多重不连续场板的LDMOS器件。
背景技术：
在功率LDMOS器件中，要求在满足源漏击穿电压BVdss的前提下，尽可能低降低器件的源漏导通电阻Rds，现有技术以降低器件的功率消耗来提高器件的工作效率。但是源漏击穿电压和导通电阻的优化要求却是相互矛盾的，在射频LDMOS功率器件中，常采用场板技术来缓和这一矛盾。但是常用的单一场板技术有着较大的局限性，因为场板的水平部分与半导体表面间的距离恒定，如
图1所示，但是理想的场板要求场板与器件表面的距离不应是单一的。
发明内容本实用新型目的在于提供一种具有阶梯式多重不连续场板的LDMOS器件，其很好地缓解了源漏击穿电压与导通电阻的优化要求之间的矛盾，改善LDMOS器件的性能。为了解决现有技术中的这些问题，本实用新型提供的技术方案是一种具有阶梯式多重不连续场板的LDMOS器件，包括半导体本体，半导体本体包括最下层的半导体衬底区、设 于半导体衬底区上的半导体外延层以及最上层的半导体介质层，半导体外延层与半导体介质层之间形成有沟道区、漏漂移区，半导体介质层内设有沿沟道区延伸的栅以及从栅朝向漏漂移区的水平方向上依次设置的至少两个场板，与栅相邻的第一场板在漏漂移区上具有水平延伸，其余与栅不相邻的场板均为水平条状，场板之间均无覆盖，与第一场板相邻的第二场板与漏漂移区间的距离大于第一场板水平延伸部分与漏漂移区间的距离，其余水平条状场板与漏漂移区间的距离逐次递增。对于上述技术方案，实用新型人具有进一步的优化措施。进一步，在位于栅的上方于半导体本体表面沉积有氧化层，在场板上方于前一氧化层表面同样沉积有氧化层，场板间的竖直间距等于氧化层的厚度，氧化层的厚度大于等于场板的厚度。进一步，所述至少两个场板之间的水平距离大于零。进一步，所述至少两个场板均位于半导体本体的漏漂移区的上方。作为优化，与栅相邻的第一场板在栅的至少一部分上延伸。作为优化，所述至少两个场板均可接正负电压或接地用于调节电场电荷，更确切地说是用于调节漏漂移区的电场电荷。更进一步，至少两个场板中的与栅不相邻的场板的前端具有L形的突起，但场板间的水平距离仍大于零。相对于现有技术中的方案，本实用新型的优点是本实用新型所描述的具有阶梯式多重不连续场板的LDMOS器件，在所有其他器件结构参数相同的条件下，对于具有相同导通电阻的单重场板LDMOS器件和本实用新型的具有阶梯式多重不连续场板的LDMOS器件，多重场板LDMOS器件的源漏击穿电压要高于单重场板击穿电压(如在同等器件结构条件下，具有接地的单重场板LDMOS器件的源漏击穿电压为61V，而多重场板LDMOS器件的源漏击穿电压为73V)。在相同的源漏击穿电压要求下，运用多重场板的LDMOS器件可以增加N型漂移区的掺杂浓度，器件的导通电阻因而可以得到显著的改善。
以下结合附图及实施例对本实用新型作进一步描述图1为现有单重场板LDMOS器件的结构示意图；图2为本发明具体实施例的结构示意图；图3为本发明具体实施例的另一结构示意图；图4为本发明具体实施例的又一结构示意图；图5至图11为本发明实施·例中LDMOS器件的加工方法的层板形成示意图；图12为本发明实施例三类LDMOS器件的漏漂移区11中的电场分布；其中1、半导体本体；11、漏漂移区；12、P型重掺杂衬底区；13、P型外延层；14、P型掺杂连接或用导电物填充的沟槽；15、P型重掺杂源区；16、P型掺杂沟道区；17、N型重掺杂源区；18、N型重掺杂漏区；19、栅；110、漏欧姆接触区；111、源欧姆接触区；21、第一场板；22、第二场板；23、第三场板；210、导电层板；220、导电层板；3、半导体介质层；31、氧化层；32、氧化层；33、氧化层；。
具体实施方式
以下结合具体实施例对上述方案做进一步说明。应理解，这些实施例是用于说明本实用新型而不限于限制本实用新型的范围。实施例中采用的实施条件可以根据具体厂家的条件做进一步调整，未注明的实施条件通常为常规实验中的条件。实施例本实施例所描述的具有阶梯式多重不连续场板的LDMOS器件的结构如图2所示，其包括半导体本体1，半导体本体I包括最下层的P型重掺杂衬底12、设于P型重掺杂衬底12上的P型外延层13以及最上层的半导体介质层3，P型外延层13与半导体介质层3之间形成有P型重掺杂源区15、P型掺杂沟道区16、N型掺杂漏漂移区11和N型重掺杂漏区18，其中P型重掺杂源区15和P型掺杂沟道区16相连的位置上形成有N型重掺杂源区17。P型重掺杂源区15和P型重掺杂衬底之间设置有P型掺杂连接或用导电物填充的沟槽14，这一沟槽14内的P型掺杂或者导电物与P形重掺杂衬底相接触。源欧姆接触区111设于P型重掺杂源区和N型重掺杂源区17的上表面，漏欧姆接触区110设于N型重掺杂漏区18上表面。半导体介质层3内设有沿P型掺杂沟道区16延伸的栅19以及从栅19朝向漏漂移区11的水平方向上依次设置的三个场板，依次命名为第一场板21、第二场板22、第三场板23，三个场板均位于半导体本体的漏漂移区11的上方，与栅19相邻的第一场板21在漏漂移区11上具有水平延伸，与栅19相邻的第一场板21在栅19的至少一部分上延伸。其余与栅19不相邻的场板(第二场板22、第三场板23)均为水平条状，第一场板21与第二场板22、第二场板22与第三场板23之间的水平距离均大于零，第二场板22与漏漂移区11间的距离B大于第一场板21水平延伸部分与漏漂移区11间的距离A，第三场板23与漏漂移区11间的距离C大于第二场板22与漏漂移区11间的距离B。另外,在位于栅19的上方于半导体本体表面沉积有氧化层31,在第一场板21上方于前一氧化层31表面同样沉积有氧化层32,在第二场板22上方于前一氧化层32表面同样沉积有氧化层33，所述三场板均沿氧化层边缘设置，如图2所示，并且场板间的竖直间距等于氧化层的厚度，氧化层的厚度大于等于场板的厚度，场板间的竖直间距等于导电层板的厚度，导电层板的厚度等于场板的厚度，如此可降低场板所产生的寄生电容(Cds)。 第一场板21、第二场板22、第三场板23可接正负电压,也可以接地。而在普通的具有单个场板的LDMOS器件中，场板一般只接地，而本实用新型中场板的连接方法更为灵活。另外，由于场板下所设的氧化层还有光刻腐蚀存在一定的工作精度差，场板边缘在光刻腐蚀时位置不一定，会造成场板沿氧化层可能出现一段倒L形的阶梯状突起，或者场板在其边缘有竖直突起，该突起与水平场板构成L形。如图3所示，与栅19不相邻的场板(第二场板22、第三场板23)在光刻腐蚀时位置偏左即光刻腐蚀位置离栅较近，造成两场板的前端具有倒L形的突起,但第一场板21与第二场板22、第二场板22与第三场板23之间的水平距离仍大于零。如图4所述，与栅19不相邻的场板(第二场板22、第三场板23)的前端具有竖直突起，但第一场板21与第二场板22、第二场板22与第三场板23之间的水平距离仍大于零。本实用新型尤其适合源漏击穿电压大于40-50V的LDMOS器件使用，缓解了源漏击穿电压与导通电阻的优化要求之间的矛盾，改善了 LDMOS器件的性能。需要注意的是，本实施方式仅以3个场板作为举例加以说明，然而于现实应用中，该场板的数量可以视应用环境做调整，一般情况下只要场板数量大于2块，且其设置方式为以水平方向往漂移延伸，在水平方向有一间距，与漂移区的距离有一高度差，即为本实用新型的实用新型主旨。本实施例描述了一种用于制作上述实施例具有阶梯式多重不连续场板的LDMOS器件的加工方法，本实施例中所述加工方法包括如下步骤I)加工半导体本体，包括栅的形成；2)在位于栅的上方于半导体本体表面沉积一个氧化层31 (如图5所示)，再于氧化层31上沉积一个导电层板210 (如图6所示)，所述导电层板210再经由光刻与腐蚀工艺形成第一场板21 (如图7所不)；3)紧接着再依次沉积一个氧化层32 (如图8所示)，再于氧化层32上沉积一个导电层板220 (如图9所示)，所述导电层板220再经由光刻与腐蚀工艺形成第二场板22 (如图10所示)，该第二场板与第一场板场板间的竖直间距等于导电层板220的厚度，导电层板220的厚度等于场板的厚度；4)本实用新型中制作的场板数为三个，重复步骤3，依次沉积氧化层33和导电层板，所述导电层板再经由光刻与腐蚀工艺形成第三场板23，最终得到所需的具有三重场板的LDMOS器件(如图11)。图12示出了三类LDMOS器件的漏漂移区11中的电场分布，其中示出了在恒定栅极电压和最大供电电压下测量的在P型掺杂沟道区16和漏漂移区11中的P型外延层13的表面作为与N型重掺杂源区的距离X的函数的横向电场E。其中，曲线I表示只有一个场板LDMOS器件的电场分布,单场板LDMOS器件的横向电场E显不出了第一峰值A”和第二峰值B”，横向电场E的第一峰值A”位于漏漂移区的边缘位置，而横向电场E的第二峰值B”位于单个场板水平部分的边缘；曲线2表示有两个场板且场板间有重叠的LDMOS器件的电场分布，有两个场板且场板间有重叠的LDMOS器件的横向电场E显不出了第一峰值A’、第二峰值B’以及第三峰值C’，横向电场E的第一峰值A’位于漏漂移区的边缘位置，而横向电场E的第二峰值B’、第三峰值C’分别位于第一场板水平部分以及第二场板水平部分的边缘；曲线3表示有两个场板且场板间无重叠并且彼此在水平方向上有一定间距的LDMOS器件的电场分布，有两个场板且场板间无重叠的LDMOS器件的横向电场E显示出了第一峰值A、第二峰值B以及第三峰值C，横向电场E的第一峰值A位于漏漂移区的边缘位置，而横向电场E的第二峰值B、第三峰值C分别位于第一场板水平部分以及第二场板的边缘。从图12中我们可以看出，有两个场板且场板间有重叠的LDMOS器件的横向电场的第二峰值B’比单场板LDMOS器件的横向电场的第二峰值B”具有更低的值，但是有两个场板且场板间无重叠的LDMOS器件的横向电场的第二峰值B则比有两个场板且场板间有重叠的LDMOS器件的横向电场的第二峰值B’的值更低，另外有两个场板且场板间无重叠的LDMOS器件的横向电场的第三峰值C也比有两个场板且场板间有重叠的LDMOS器件的横向电场的第三峰值C’的值更低，此为有益效果一。而且，有两个场板且场板间无重叠的LDMOS器件的电场与有两个场板且场板间有重叠的LDMOS器件的电场相比，其电场变化更小，变化更为平缓，此为有益效果二 ；另外，沿漏漂移区的横向电场分布更为平缓。对于LDMOS器件的横向击穿电压，上述三个有益效果在不改变漏漂移区掺杂浓度的情况下有效提高LDMOS器件的横向击穿电压，如此，也就可以再实现对源漏击穿电压的提高以及导通电阻的优化。上述实例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人是能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所做 的等效变换或修饰，都应涵盖在本实用新型的保护范围之内。
权利要求1.一种具有阶梯式多重不连续场板的LDMOS器件，包括半导体本体，半导体本体包括最下层的半导体衬底区、设于半导体衬底区上的半导体外延层以及最上层的半导体介质层，半导体外延层与半导体介质层之间形成有沟道区、漏漂移区，其特征在于，半导体介质层内设有沿沟道区延伸的栅以及从栅朝向漏漂移区的水平方向上依次设置的至少两个场板，与栅相邻的第一场板在漏漂移区上具有水平延伸，其余与栅不相邻的场板均为水平条状，场板之间的水平距离大于零，与第一场板相邻的第二场板与漏漂移区间的距离大于第一场板水平延伸部分与漏漂移区间的距离，其余水平条状场板与漏漂移区间的距离逐次递增
2.根据权利要求1所述的具有阶梯式多重不连续场板的LDMOS器件，其特征在于，在位于栅的上方于半导体本体表面沉积有氧化层，在场板上方于前一氧化层表面同样沉积有氧化层，场板间的竖直间距等于氧化层的厚度，氧化层的厚度大于等于场板的厚度。
3.根据权利要求1所述的具有阶梯式多重不连续场板的LDMOS器件，其特征在于，所述至少两个场板均位于半导体本体的漏漂移区的上方。
4.根据权利要求1所述的具有阶梯式多重不连续场板的LDMOS器件，其特征在于，与栅相邻的第一场板在栅的至少一部分上延伸。
5.根据权利要求1所述的具有阶梯式多重不连续场板的LDMOS器件，其特征在于，所述至少两个场板均可接正负电压或接地用于调节电场电荷。
6.根据权利要求1所述的具有阶梯式多重不连续场板的LDMOS器件，其特征在于，至少两个场板中的与栅不相邻的场板的前端具有L形的突起，但场板间的水平距离仍大于零。
专利摘要本实用新型公开了一种具有阶梯式多重不连续场板的LDMOS器件，包括半导体本体，该LDMOS器件包括半导体本体，半导体本体包括从下至上依次设置的半导体衬底区、半导体外延层以及半导体介质层，在半导体介质层内设有沿沟道区延伸的栅以及从栅朝向漏漂移区的水平方向上依次设置的至少两个场板，与栅相邻的第一场板在漏漂移区上具有水平延伸，其余与栅不相邻的场板均为水平条状，场板之间距离大于零，与第一场板相邻的第二场板与漏漂移区间的距离大于第一场板水平延伸部分与漏漂移区间的距离，其余水平条状场板与漏漂移区间的距离逐次递增。本实用新型缓解了源漏击穿电压与导通电阻的优化要求之间的矛盾，改善LDMOS器件的性能。
文档编号H01L29/78GK202888188SQ201220331468
公开日2013年4月17日 申请日期2012年7月10日 优先权日2012年7月10日
发明者马强 申请人:苏州远创达科技有限公司