专利名称：半导体结构的制作方法
技术领域：
本实用新型有关于一种半导体结构，特别是有关于一种可提高封装可靠度的半导体结构。
背景技术：
如图6所示，现有习知半导体封装结构200包含有基板210、芯片220及多个焊料230，该基板210具有多个连接垫211、该芯片220具有多个凸块221，上述焊料230是点涂于上述凸块221上并压合该基板210及该芯片220以借由上述焊料230电性连接上述凸块221及上述连接垫211，但由于电子产品体积越来越小，因此上述凸块221间距及连接垫211间距相对也越来越小，在此情形下，上述焊料230在回焊时容易溢流至邻近凸块或邻近连接垫而产生短路的情形，导致产品良率不佳。由此可见，上述现有的半导体封装结构在方法、产品结构及使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。因此如何能创设一种新的半导体结构，亦成为当前业界极需改进的目标。
发明内容本实用新型的主要目的在于，克服现有的半导体结构存在的问题，而提供一种新型的半导体结构，所要解决的技术问题是避免短路现象的产生。本实用新型的目的以及解决其技术问题可以采用以下的技术方案来实现。依据本实用新型提出的一种半导体结构，其包含有载体以及多个混成凸块，该载体具有表面及多个形成于该表面的凸块下金属层，上述混成凸块形成于上述凸块下金属层上，各该混成凸块具有芯部及接合部，该芯部具有顶面，该接合部包含有第一接合层及第二接合层，该第一接合层形成于该芯部的该顶面及该凸块下金属层，其中该第一接合层具有基底部、凸出部及容置空间，该基底部具有上表面，该凸出部凸出于该上表面，且该凸出部位于该芯部上方，该容置空间位于该凸出部外侧，该第二接合层覆盖该凸出部及该上表面且填充于该容置空间，各该基底部具有第一高度，各该第二接合层具有第二高度。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的半导体结构，其中各该基底部具有侧壁，上述第二接合层覆盖上述侧壁。前述的半导体结构,其中各该芯部具有第一芯层及第二芯层,该第一芯层具有第一厚度，该第二芯层具有第二厚度，该第一厚度大于该第二厚度。前述的半导体结构，其中各该第一高度不小于各该第二高度。前述的半导体结构，其中上述凸块下金属层的材质选自于钛/铜或钛钨/铜。前述的半导体结构，其中该第一芯层的材质为铜，该第二芯层的材质为镍。前述的半导体结构，其中上述第一接合层的材质选自于铜或金。前述的半导体结构，其中上述第二接合层的材质为焊料。借由上述技术方案，本实用新型的半导体结构至少具有下列优点及有益效果由于上述第一接合层具有上述容置空间，因此该半导体结构的上述第二接合层会填充于上述容置空间，可防止上述第二接合层溢流至邻近混成凸块而导致短路的情形。上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图I :依据本实用新型的第一实施例，一种半导体工艺的流程图。图2A至图21 :依据本实用新型的第一实施例，该半导体工艺的截面示意图。图3 :依据本实用新型的第一实施例，该半导体结构的立体图。图4 :依据本实用新型的第二实施例，一种半导体结构的截面示意图。·图5 :依据本实用新型的第三实施例，一种半导体结构的截面示意图。图6 :现有习知半导体封装结构的示意图。主要元件符号说明
10提供载体，该载体具有表面及形成于该表面的金属层 11形成第一光阻层
12形成多个芯部13移除该第一光阻层
14形成第二光阻层
15形成多个接合部，各该接合部包含有第一接合层及第二接合层
16移除该第二光阻层17移除该金属层
18回焊上述弟■*接合层100半导体结构
110载体111表面
112凸块下金属层120混成凸块121芯部
121a顶面121b第一芯层
121c第二芯层122接合部
122a第一接合层122b第二接合层122c基底部122d凸出部
122e容置空间122f上表面
122g侧壁
200半导体封装结构
210基板211连接垫
220芯片221凸块
230焊料
Hl第一高度H2第二高度
M金属层Ml第一区
M2第二区
Ol第一开口02第二开口
Pl第一光阻层P2第二光阻层
S孤状表面
Tl第一厚度T2第二厚度
具体实施方式
为更进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段及功效，
以下结合附图及较佳实施例，对依据本实用新型提出的半导体结构其具体实施方式
、结构、特征及功效，详细说明如后。请参阅图I及图2A至21，其是本实用新型的第一实施例，一种半导体工艺包含下列步骤首先，请参阅图I的步骤10及图2A，提供载体110，该载体110具有表面111及形成于该表面111的金属层M，该金属层M具有多个第一区Ml及多个位于第一区Ml外侧的第二区M2 ;接着，请参阅图I的步骤11及图2B，形成第一光阻层Pl于该金属层M，该第一光阻层Pl具有多个第一开口 Ol ;之后，请参阅图I的步骤12及图2C，形成多个芯部121于上述第一开口 Ol ;接着，请参阅图I的步骤13及图2D，移除该第一光阻层Pl以显露出上述芯部121，各该芯部121具有顶面121a ;之后，请参阅图I的步骤14及图2E，形成第二光阻层P2于该金属层M，该第二光阻层P2具有多个第二开02且上述第二开口 02显露上述芯部121的上述顶面121a;接着，请参阅图I的步骤15及图2F，形成多个接合部122于上述第二开口 02，各该接合部122包含有第一接合层122a及第二接合层122b，各该第一接合层122a形成于各该芯部121的该顶面121a及该金属层M,使各该接合部122连接各该芯部121以形成混成凸块120，其中各该第一接合层122a具有基底部122c、凸出部122d及容置空间122e，各该基底部122c具有上表面122f，各该凸出部122d凸出于该上表面122f，且各该凸出部122d位于各该芯部121上方，各该容置空间122e位于各该凸出部122d外侧，上述第二接合层122b覆盖上述凸出部122d及上述上表面122f且填充于上述容置空间122e，在本实施例中，各该基底部122c具有第一高度Hl，各该第二接合层122b具有第二高度H2，各该第一高度Hl不小于各该第二高度H2，且上述第一接合层122a的材质选自于铜或金，上述第二接合层122b的材质为焊料。之后，请参阅图I的步骤16及图2G，移除该第二光阻层P2以显露出上述混成凸块120 ;接着，请参阅图I的步骤17及图2H，移除该金属层M的上述第二区M2，以使该金属层M的上述第一区Ml形成多个凸块下金属层112，上述凸块下金属层112的材质选自于钛/铜或钛钨/铜。最后，请参阅图I的步骤18及图21，回焊上述第二接合层122b，使上述第二接合层122b形成有弧状表面S并覆盖上述凸出部122d及上述上表面122f且填充于上述容置空间122e，并形成半导体结构100，由于上述混成凸块120的上述接合部122具有上述第一接合层122a及上述第二接合层122b，且上述第一接合层122a具有上述基底部122c、上述形成于上述芯部121上方的凸出部122d及上述容置空间122e，因此当该半导体结构100热压合至基板(图未绘出)时，上述第二接合层122b会受压往外侧移动并填充于上述容 置空间122e，因此可防止上述第二接合层122b溢流至邻近混成凸块120而导致短路的情形发生。接着，请参阅图21及图3，其是本实用新型的第一实施例的一种半导体结构100，其至少包含有载体110以及多个混成凸块120，该载体110具有表面111及多个形成于该表面111的凸块下金属层112，上述凸块下金属层112的材质选自于钛/铜或钛钨/铜，上述混成凸块120形成于上述凸块下金属层112上，各该混成凸块120具有芯部121及接合部122，该芯部121具有顶面121a，该接合部122包含有第一接合层122a及第二接合层122b，上述第一接合层122a的材质选自于铜或金,上述第二接合层122b的材质为焊料,该第一接合层122a形成于该芯部121的该顶面121a及该凸块下金属层112，其中该第一接合层122a具有基底部122c、凸出部122d及容置空间122e，该基底部122c具有上表面122f及第一高度H1，该凸出部122d凸出于该上表面122f，且该凸出部122d位于该芯部121上方，该容置空间122e位于该凸出部122d外侧，该第二接合层122b覆盖该凸出部122d及该上表面122f且填充于该容置空间122e，该第二接合层122b具有第二高度H2，各该第一高度Hl不小于各该第二高度H2。或者，请参阅图4，其是本实用新型的第二实施例，一种半导体结构100，其至少包含有载体110以及多个混成凸块120，该载体110具有表面111及多个形成于该表面111的凸块下金属层112,上述混成凸块120形成于上述凸块下金属层112上,各该混成凸块120具有芯部121及接合部122，其中该第一实施例与该第二实施例不同之处在于该第二实施例的各该芯部121具有第一芯层121b及第二芯层121c,且各该第二芯层121c位于各该第一芯层121b与各该第一接合层122a之间,该第一芯层121b具有第一厚度Tl,该第二芯层121c具有第二厚度T2，该第一厚度Tl大于该第二厚度T2，该第一芯层121b的材质为铜，该第二芯层121c的材质为镍，当上述第一接合层122a的材质选自于金，而上述芯部121的上述第一芯层121b为铜时，由于该芯部121的该第二芯层121c为镍，因此可增加上述第一接合层122a及上述第一芯层121b的结合强度。较佳地，请参阅图5，其是本实用新型的第三实施例，一种半导体结构100，其至少包含有载体110以及多个混成凸块120，该载体110具有表面111及多个形成于该表面111的凸块下金属层112,上述混成凸块120形成于上述凸块下金属层112上,各该混成凸块120具有芯部121及接合部122，该芯部121具有顶面121a，该接合部122包含有第一接合层122a及第二接合层122b，该第一接合层122a形成于该芯部121的该顶面121a及该凸块下金属层112，其中该第一接合层122a具有基底部122c、凸出部122d及容置空间122e，在本实施例中，该第三实施例与该第一实施例不同之处在于该第三实施例的该基底部122c具有侧壁122g，在回焊上述第二接合层122b的步骤中，上述第二接合层122b亦覆盖上述侧壁122g，使得该半导体结构100与基板(图未绘出)进行封装时该半导体结构100的上述混成凸块120不容易与该基板剥离。以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型，任何熟悉本专业的技术人员，在不脱离本实用新型技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰， 均仍属于本实用新型技术方案的范围内。
权利要求1.一种半导体结构，其特征在于其至少包含 载体，其具有表面及多个形成于该表面的凸块下金属层；以及 多个混成凸块，其形成于上述凸块下金属层上，各该混成凸块具有芯部及接合部，该芯部具有顶面，该接合部包含有第一接合层及第二接合层，该第一接合层形成于该芯部的该顶面及该凸块下金属层，其中该第一接合层具有基底部、凸出部及容置空间，该基底部具有上表面，该凸出部凸出于该上表面，且该凸出部位于该芯部上方，该容置空间位于该凸出部外侧，该第二接合层覆盖该凸出部及该上表面且填充于该容置空间，各该基底部具有第一高度，各该第二接合层具有第二高度。
2.如权利要求I所述的半导体结构，其特征在于其中各该基底部具有侧壁，上述第二接合层覆盖上述侧壁。
3.如权利要求I所述的半导体结构，其特征在于其中各该芯部具有第一芯层及第二芯层，该第一芯层具有第一厚度，该第二芯层具有第二厚度，该第一厚度大于该第二厚度。
4.如权利要求I所述的半导体结构，其特征在于其中各该第一高度不小于各该第二高度。
5.如权利要求I所述的半导体结构，其特征在于其中上述凸块下金属层的材质选自于钛/铜或钛鹤/铜。
6.如权利要求3所述的半导体结构，其特征在于其中该第一芯层的材质为铜，该第二芯层的材质为镍。
7.如权利要求I所述的半导体结构，其特征在于其中上述第一接合层的材质选自于铜或金。
8.如权利要求I所述的半导体结构，其特征在于其中上述第二接合层的材质为焊料。
专利摘要本实用新型是有关于一种半导体结构，其包含有载体以及多个混成凸块，该载体具有表面及多个凸块下金属层，上述混成凸块形成于上述凸块下金属层上，各该混成凸块具有芯部及接合部，该芯部具有顶面，该接合部包含有第一接合层及第二接合层，该第一接合层形成于该芯部的该顶面及该凸块下金属层，其中该第一接合层具有基底部、凸出部及容置空间，该基底部具有上表面，该凸出部凸出于该上表面，且该凸出部位于该芯部上方，该容置空间位于该凸出部外侧，该第二接合层覆盖该凸出部及该上表面且填充于该容置空间。
文档编号H01L23/13GK202736907SQ20122038005
公开日2013年2月13日 申请日期2012年8月1日 优先权日2012年8月1日
发明者郭志明, 何荣华, 张世杰, 黄家晔, 谢庆堂 申请人:颀邦科技股份有限公司