专利名称：肖特基二极管的制作方法
技术领域：
本实用新型涉及分立器件芯片制造技术，尤其涉及一种肖特基二极管。
背景技术：
肖特基二极管以其自身的低正向压降及快恢复时间等优势在二极管市场备受设计者的亲睐，在以节能环保为主题的今天，肖特基二极管的节能优势更不容小觑；在半导体制造工艺日趋成熟的今天，人们对肖特基二极管的性能要求越来越高。肖特基二极管的选购标准基本可以概括为低正向压降，高正向耐电流，低反向漏电流等，在太阳能等领域，作为保护二极管使用的肖特基二极管除以上参数要求外，还对肖特基二极管的结温还有着更高的要求。常规提高肖特基二极管结温的方法是通过调整硅的电阻率及选取功函数更高的金属或金属硅化物来减小常温反向漏电流而达到改善高温性能的目的，虽然可以达到降低反向漏电流的目的，但牺牲了正向压降使肖特基低正向压降的优势大打折扣，同时由于肖特基二极管器件其自身的性质，即肖特基二极管器件的反向曲线较软，故在高温情况特别是在额定电压附近时，稳定性很不理想。在一些特殊领域，例如太阳能领域中环境温度可以达到100摄氏度以上，故在这些特殊领域中，需要高结温的肖特基二极管，要求肖特基二极管具有更好的高温稳定性。现有技术中还会采取势垒区点阵注入与P型保护环一起通过离子注入，退火等工艺在近娃表面处形成一些浅表P型掺杂以减小反向漏电流，其缺点在于:1)与P环一起经过退火的点阵面积较大，大比例缩小肖特基部分的正向导通面积，牺牲了正向压降；2)该方案虽然在一定程度上改善了常温漏电流，但因其为浅表掺杂，反向PN结耗尽区夹断不彻底，其高温性能仍不够理想，同时其高温稳定性较差。
实用新型内容本实用新型的目的是提供一种在肖特基势垒区中形成面积较小的第一掺杂区，以很好地控制第一掺杂区的面积并达到较深的注入深度要求，以提高工作结温并改善高温稳定性的肖特基二极管。本实用新型提供一种肖特基二极管，包括:半导体衬底，所述半导体衬底上形成有外延层；保护环，所述保护环位于所述外延层中；钝化层，所述钝化层位于所述外延层上并具有引线窗口，所述引线窗口暴露部分所述保护环；势垒合金层，形成于所述引线窗口中的外延层上；所述肖特基二极管还包括:若干平行排列且不相接触的第一掺杂区，位于所述引线窗口中的外延层中，并形成于所述保护环环绕的区域内，所述第一掺杂区浓度最大处距离所述外延层表面的垂直距离大于0.3μπm;以及若干平行排列且不相接触的第二掺杂区，所述第二掺杂区形成于所述第一掺杂区和所述外延层表面之间且每一所述第二掺杂区与所述第一掺杂区一一对应接触。进一步的，所述第一掺杂区浓度最大处距离所述外延层表面的垂直距离为1.0 μ m 3.0 μ m0进一步的，所述第一掺杂区的纵向横截面的最大直径为0.5μπι 5μπι，相邻的第一掺杂区之间的距离为0.5 μ m 5 μ m。进一步的，所述第二掺杂区纵向横截面的最大直径小于所述第一掺杂区的纵向横截面的最大直径。进一步的，所述第二掺杂区纵向横截面的最大直径为0.5 μ m 5 μ m,相邻的第二掺杂区之间的距离为0.5 μ m 5 μ m。进一步的，所述半导体衬底为N型，所述外延层为N型，所述第一掺杂区为P型，所述第二掺杂区为P型。进一步的，所述势垒合金层的材质为钛、铬、钥、镍、钼及镍钼合金等中的一种或几种与硅的化合物。进一步的，所述钝化层在所述保护环上的厚度为3000人 5000A,所述钝化层在保护环以外的厚度为8000人、.120001进一步的，所述肖特基二极管还包括:正面金属电极层，形成于所述势垒合金层上；背面金属电极层，形成于所述半导体衬底的与外延层相对的一面上。综上所述，本实用新型所述肖特基二极管通过设置第一掺杂区，所述第一掺杂区分散在所述势垒区的内部，所述第一掺杂区可以减小肖特基二极管的常温漏电，提高了肖特基二极管的工作结温，并且反向加一定电压后，所述第一掺杂区会同时一起夹断肖特基势垒，所述肖特基二极管的结构使肖特基二极管反向漏电随电压的增加变化较小，显著提高了肖特基二极管的工作结温及高温稳定性，从而使肖特基二极管在正向压降低于或等于常规产品的情况下使其能够满足高温结的要求，且其高温稳定性较现有技术中的高结温肖特基二极管具有明显优势，同时通过工艺设计使肖特基部分的势垒面积得到了充分利用，在一些特殊要求的领域中，例如太阳能领域等有较好的应用。进一步的，在满足光刻工艺、刻蚀设备的精度的范围内，尽量减小第一掺杂区和第二掺杂区面积，并保证第一掺杂区和第二掺杂区的注入深度，使肖特基二极管的肖特基势垒区的面积得到有效保留，从而保证肖特基势垒区得到有效利用。此外，本实用新型所述的肖特基二极管还可以通过匹配合适功函数的金属或金属硅化物，使得肖特基二极管的正向压降得到大幅降低，进而使肖特基二极管在正向压降等参数与现有产品基本一致或优于现有产品的情况下，提高结温并改善高温稳定性，进而得到工作效果更佳的肖特基二极管。
图1为本实用新型一实施例中肖特基二极管结构示意图。图2为本实用新型一实施例中肖特基二极管实际形貌的纵向切面示意图。图3为本实用新型一实施例中肖特基二极管的高温反向曲线与现有技术中肖特基二极管的高温反向曲线的比较示意图。[0028]图4为本实用新型一实施例中肖特基二极管的制作方法的流程示意图。图5 图11为本实用新型一实施例中肖特基二极管的制作过程的结构示意图。
具体实施方式
为使本实用新型的内容更加清楚易懂，以下结合说明书附图，对本实用新型的内容作进一步说明。当然本实用新型并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本实用新型的保护范围内。其次，本实用新型利用示意图进行了详细的表述，在详述本实用新型实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本实用新型的限定。图1为本实用新型一实施例中肖特基二极管结构示意图。如图1所示，本实用新型提供一种肖特基二极管，包括:半导体衬底100，所述半导体衬底100上形成有外延层200 ；保护环300，所述保护环300位于所述外延层200中；钝化层400，所述钝化层400位于所述外延层上并具有引线窗口，所述引线窗口暴露部分所述保护环；势垒合金层500，形成于所述引线窗口中的外延层200上；还包括若干平行排列且不相接触的第一掺杂区600，位于所述弓丨线窗口中的外延层200中，并形成于所述保护环300环绕的区域内，所述第一掺杂区600的浓度最大处距离所述外延层表面的垂直距离Hl大于0.3 μ m。所述肖特基二极管还包括若干平行排列且不相接触的第二掺杂区700，所述第二掺杂区700形成于所述第一掺杂区600和所述外延层200表面之间且每一所述第二掺杂区700与所述第一掺杂区600 —一对应接触。在较佳的实施例中，所述第一掺杂区600浓度最大处距离所述外延层表面的垂直距离Hl为1.0 μ m 3.0 μ m。所述第一掺杂区600的纵向横截面的最大直径Dl为0.5 μ m 5 μ m,相邻的第一掺杂区600之间的距离LI为0.5 μ m 5 μ m。所述第二掺杂区700能够在第一掺杂区600的注入深度较深时，弥补第一掺杂区600到外延层200表面掺杂浓度较小，引起硅表面反型，以维持肖特基二极管的较佳性能。进一步的，所述第二掺杂区700纵向横截面的最大直径D2小于所述第一掺杂区600的纵向横截面的最大直径D1。所述第二掺杂区700纵向横截面的最大直径D2与所述第一掺杂区600的纵向横截面的最大直径Dl的关系与注入能量相关。所述第二掺杂区700纵向横截面的最大直径D2为0.5 μ m 5 μ m，相邻的第二掺杂区700之间的距离L2为
0.5 μ m 5 μ m0图2为本实用新型一实施例中肖特基二极管实际形貌的纵向切面示意图。如图2所示，若干所述第一掺杂区600的形状可以呈类球体，例如椭球形、球形，或呈直立的圆柱体或类圆柱体，若干所述第二掺杂区700的形状亦可以呈类球体，例如椭球形、球形，或呈直立的圆柱体或类圆柱体，每一所述第二掺杂区700与所述第一掺杂区600 —一对应接触，两者接触呈如图2所示的类葫芦的形状或其他形状，例如销子的形状等。图3为本实用新型一实施例中肖特基二极管的高温反向曲线与现有技术中肖特基二极管的高温反向曲线的比较示意图。其中A为本实用新型一实施例中肖特基二极管的高温反向曲线，B为现有技术中肖特基二极管的高温反向曲线。如图3所示，与现有技术相t匕，本实用新型所述肖特基二极管通过设置第一掺杂区600，所述第一掺杂区600形成于所述保护环300环绕的半导体衬底100的所述势垒区中，所述第一掺杂区600 (即P型区)与外延层200 (即N型区)形成PN结，在PN结界面处电子和空穴会发生复合而形成耗尽区，电压较小时肖特基二极管反向漏电流由PN结泄露电流和肖特基势垒泄露电流两部分组成，肖特基势垒泄漏电流占主要部分，随着肖特基二极管所加反向电压的升高，PN结耗尽区会向外扩展，当反向电压增大到某一值时扩展的PN结扩展区会连在一起，此时肖特基势垒被扩展的耗尽层夹断，反向漏电只由PN结产生，反向曲线基本呈现PN结特性，而PN结的反向漏电小且随电压增加变化较小，从而使肖特基二极管反向漏电随电压的增加变化较小，显著，提高肖特基二极管的工作结温及高温稳定性。进一步的，所述半导体衬底100为低电阻率的N型，电阻率小于0.005 Ω.cm，所述外延层200为高电阻率的N型，电阻率大于0.2 Ω.cm,所述第一掺杂区600为P型，所述第二掺杂区700为P型。进一步的，所述势垒合金层500的材质为钛、铬、钥、镍、钼及镍钼合金等中的一种或几种与硅的化合物。进一步的，所述钝化层400在所述保护环300上的厚度Tl为3000A 5000人，所述钝化层400在保护环300以外的厚度T2为8000A 12000A。此外，如图1所示,在所述势鱼合金层500上形成正面金属电极层800 ;在所述半导体衬底100的与外延层200相对的一面上形成背面金属电极层900。形成正面金属电极层800和背面金属电极层900的方法可以采用本领域技术人员所熟知的技术方法，故在此不再赘述。图4为本实用新型一实施例中肖特基二极管的制作方法的流程示意图。如图4所示，本实用新型还提供一种肖特基二极管的制作方法，包括以下步骤:步骤SlOl:提供半导体衬底，在所述半导体衬底上形成外延层；步骤S102:在所述外延层上形成初始钝化层，利用光刻和刻蚀工艺刻蚀去除欲形成保护环的区域的所述初始钝化层；步骤S103:进行离子注入和退火工艺，在所述外延层中形成保护环并在所述保护环上形成缓冲钝化层；步骤S104:利用光刻和刻蚀工艺刻蚀去除欲形成第一掺杂区的区域的所述初始钝化层；步骤S105:进行两次离子注入工艺，以在外延层中形成若干平行排列且不相接触的第一掺杂区，并在所述第一掺杂区和所述外延层表面之间形成若干平行排列且不相接触的第二掺杂区，所述第一掺杂区形成于所述保护环环绕的区域内，所述第一掺杂区浓度最大处距离所述外延层表面的垂直距离大于0.3 μ m，每一所述第二掺杂区与所述第一掺杂区一一对应接触，之后进行快速热退火工艺；步骤S106:去除所述保护环环绕的半导体衬底上的初始钝化层和所述保护环上部分缓冲钝化层，剩余的初始钝化层和剩余的缓冲钝化层形成钝化层，暴露区域形成引线
窗口 ；步骤S107:在所述引线窗口中的半导体衬底上形成势垒合金层。图5 图11为本实用新型一实施例中肖特基二极管的制作过程的结构示意图。以下结合图4 图11以及图1所示，详细说明本实用新型的制作过程。如图5所示，在步骤SlOl中，提供半导体衬底100，在所述半导体衬底100上形成外延层200 ;所述半导体衬底100为低电阻率的N型，电阻率小于0.005 Ω.cm,所述外延层200为高电阻率的N型，电阻率大于0.2Ω.cm，参考图5和图6，在步骤S102中，在所述外延层200上形成初始钝化层401，利用光刻和刻蚀工艺刻蚀去除欲形成保护环的区域的所述初始钝化层401 ;所述初始钝化层401较佳的材质为氧化硅，所述初始钝化层401在所述保护环上的厚度为
8000Λ 120001如图6和图7所示，在步骤S103中，进行离子注入和退火工艺，在所述外延层200中形成保护环300并在所述保护环300上形成缓冲钝化层402 ;所述保护环300的作用，及所述保护环300注入的常用离子为硼，注入浓度一般在lE12Cm_2 IEiecnT2、注入能量一般在30KeV 120KeV等。所述缓冲钝化层较佳的材质为氧化硅，较佳的厚度为3000A-soooAe如图7所示，在步骤S104中，利用光刻和刻蚀工艺刻蚀去除欲形成第一掺杂区的区域的所述初始钝化层401。如图8所示，在步骤S104和步骤S105之间还包括:在所述保护环以外的区域的所述初始钝化层401上形成大于20000A的光刻胶403。所述光刻胶403能够有效防止在后续形成第一掺杂区时，掺杂离子进入保护环300以外的半导体衬底100中，从而维持肖特基二极管的特性。所述光刻胶403在形成所述第一掺杂区600、第二掺杂区700工艺之后和快速热退火工艺之如去除。如图8和图9所示，在步骤S105中，进行两次离子注入工艺，以在外延层200中形成若干平行排列且不相接触的第一掺杂区600，并在所述第一掺杂区600和所述外延层200表面之间形成若干平行排列且不相接触的第二掺杂区700。其中，所述第一掺杂区600形成于所述保护环300环绕的区域内，所述第一掺杂区600浓度最大处距离所述外延层200表面的垂直距离大于0.3 μ m，每一所述第二掺杂区700与所述第一掺杂区600 —一对应接触，之后进行快速热退火工艺。在形成所述第一掺杂区600的步骤中，所述第一掺杂区600注入离子可以为硼，离子注入浓度为IEllcnT2 lE14cm_2，再次进行离子注入工艺，在所述第一掺杂区600和所述外延层200表面之间形成若干平行排列且不相接触的第二掺杂区700，每一所述第二掺杂区700与所述第一掺杂区600——对应接触。从而增加第一掺杂区600到外延层200表面掺杂浓度，更好地提高肖特基二极管性能，之后进行快速热退火工艺。结合图1所示，所述第一掺杂区600浓度最大处距离所述外延层表面的垂直距离Hl大于0.3 μ m，进一步的，所述第一掺杂区600浓度最大处距离所述外延层表面的垂直距离Hl为1.0 μ m 3.0 μ m。本实用新型所述第一掺杂区600的注入深度会影响肖特基二极管的高温性能，注入深度较浅时作用效果减弱，故一般要求注入深度在0.3um以上。在较佳的实施例中采用高能离子注入机进行注入以形成所述第一掺杂区600，离子注入能量为500KeV 1500KeV，高能离子注入机能够使离子注入达到较深的深度，从而使所述第一掺杂区600能够进入半导体衬底中足够的深度。因注入能量较高，需要有足够厚度的注入掩蔽层来防止其他区域被注入，我们采用前道工艺留下的缓冲氧化层加光刻胶实现，完成离子注入后，将光刻胶去除。接着快速热退火工艺的退火温度为900°C 1200°C，退火时间为10秒 20秒，所述快速退火工艺能够激活第一掺杂区600的注入离子，以防止第一掺杂区600的界面直径在退火过程中体积扩展，避免压缩势垒区的面积，影响肖特基二极管性能；在较佳的实施例中，所述第一掺杂区的纵向横截面的最大直径Dl为0.5μηι 5 μ m,相邻的第一掺杂区之间的距离LI为
0.5 μ m 5 μ m0在形成所述第二掺杂区700的步骤中，所述第二掺杂区700注入离子可以为硼离子，形成所述第二掺杂区700的离子注入浓度为lE12cm_2 lE14cm_2，注入能量为60KeV 150KeV。所述第二掺杂区700与所述第一掺杂区600 —一对应接触，能够增加第一掺杂区600到外延层200表面掺杂浓度，更好地提高肖特基二极管性能。结合图1所示，所述第二掺杂区700纵向横截面的最大直径D2小于所述第一掺杂区600的纵向横截面的最大直径Dl。在较佳的实施例中，所述第二掺杂区700纵向横截面的最大直径D2为0.5 μ m 5 μ m，相邻的第二掺杂区700之间的距离L2为0.5 μ m 5 μ m。在步骤S106中，去除所述保护环300环绕的半导体衬底100上的初始钝化层401和所述保护环300上部分缓冲钝化层402，剩余的初始钝化层401和剩余的缓冲钝化层402形成钝化层400，暴露区域形成引线窗口 101，形成如图10所示的结构；可以采用氢氟酸和氟化铵的湿法刻蚀去除所述保护环300环绕的半导体衬底100上的初始钝化层401和所述保护环300上部分缓冲钝化层402，该刻蚀方法对硅材质的半导体衬底的损伤较小，避免刻蚀影响肖特基二极管的性能。进一步的，所述钝化层400在所述保护环300上的厚度Tl为3000A 5000A,所述钝化层400在保护环300以外的厚度T2为8000人 120001 如图11所示，在步骤S107中，在所述弓丨线窗口中的半导体衬底上形成势垒合金层500。所述势垒合金层500的材质为钛、铬、钥、镍、钼及镍钼合金中的一种或几种与硅的化合物。本实用新型所述肖特基二极管根据不同的工作要求使用可以选取合适的金属或金属硅化物，通过势垒合金层与第一掺杂区配合，使肖特基二极管的正向压降相对于现有常规的肖特基二极管达到一致或者更低更佳的效果，因此解决了传统的肖特基低反向漏电与低正向压降不可兼得的缺陷。此外，继续参考图11，在形成所述势垒合金层的步骤之后，还包括，在所述势垒合金层500上形成正面金属电极层800 ;在所述半导体衬底100的与外延层200相对的一面上形成背面金属电极层900。形成正面金属电极层800和背面金属电极层900的方法可以采用本领域技术人员所熟知的技术方法，故在此不再赘述。综上所述，本实用新型所述肖特基二极管通过设置第一掺杂区，所述第一掺杂区分散在所述势垒区的内部，所述第一掺杂区可以减小肖特基二极管的常温漏电，提高了肖特基二极管的工作结温，并且反向加一定电压后，所述第一掺杂区会同时一起夹断肖特基势垒，所述肖特基二极管的结构使肖特基二极管反向漏电随电压的增加变化较小，显著提高了肖特基二极管的工作结温及高温稳定性，从而使肖特基二极管在正向压降低于或等于常规产品的情况下使其能够满足高温结的要求，且其高温稳定性较现有技术中的高结温肖特基二极管具有明显优势，同时通过工艺设计使肖特基部分的势垒面积得到了充分利用，在一些特殊要求的领域中，例如太阳能领域等有较好的应用。进一步的，在满足光刻工艺、刻蚀设备的精度的范围内，尽量减小第一掺杂区和第二掺杂区面积，并保证第一掺杂区和第二掺杂区的注入深度，使肖特基二极管的肖特基势垒区的面积得到有效保留，从而保证肖特基势垒区得到有效利用。[0065]此外，本实用新型所述的肖特基二极管还可以通过匹配合适功函数的金属或金属硅化物，使得肖特基二极管的正向压降得到大幅降低，进而使肖特基二极管在正向压降等参数与现有产品基本一致或优于现有产品的情况下，提高结温并改善高温稳定性，进而得到工作效果更佳的肖特基二极管。虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何所属技术领域中具有通常知识者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视权利要求书所界定者为准。
权利要求1.一种肖特基二极管，其特征在于，包括:半导体衬底，所述半导体衬底上形成有外延层；保护环，所述保护环位于所述外延层中；钝化层，所述钝化层位于所述外延层上并具有引线窗口，所述引线窗口暴露部分所述保护环；势垒合金层，形成于所述引线窗口中的外延层上；所述肖特基二极管还包括: 若干平行排列且不相接触的第一掺杂区，位于所述引线窗口中的外延层中，并形成于所述保护环环绕的区域内，所述第一掺杂区浓度最大处距离所述外延层表面的垂直距离大于0.3μπι;以及 若干平行排列且不相接触的第二掺杂区，所述第二掺杂区形成于所述第一掺杂区和所述外延层表面之间且每一所述第二掺杂区与所述第一掺杂区一一对应接触。
2.如权利要求1所述的肖特基二极管，其特征在于，所述第一掺杂区浓度最大处距离所述外延层表面的垂直距离为1.0 μ m 3.0 μ m。
3.如权利要求1所述的肖特基二极管，其特征在于，所述第一掺杂区的纵向横截面的最大直径为0.5 μ m 5 μ m,相邻的第一掺杂区之间的距离为0.5 μ m 5 μ m。
4.如权利要求1所述的肖特基二极管，其特征在于，所述第二掺杂区纵向横截面的最大直径小于所述第一掺杂区的纵向横截面的最大直径。
5.如权利要求1所述的肖特基二极管，其特征在于，所述第二掺杂区纵向横截面的最大直径为0.5 μ m 5 μ m,相邻的第二掺杂区之间的距离为0.5 μ m 5 μ m。
6.如权利要求1所述的肖特基二极管，其特征在于，所述半导体衬底为N型，所述外延层为N型，所述第一掺杂区为P型，所述第二掺杂区为P型。
7.如权利要求1所述的肖特基二极管，其特征在于，所述势垒合金层的材质为钛、铬、钥、镍、钼及镍钼合金等中的一种或几种与硅的化合物。
8.如权利要求1所述的肖特基二极管，其特征在于，所述钝化层在所述保护环上的厚度为3000人 5000A ,所述钝化层在保护环以外的厚度为8000A 12000A,,
9.如权利要求1所述的肖特基二极管，其特征在于，所述肖特基二极管还包括: 正面金属电极层，形成于所述势垒合金层上； 背面金属电极层，形成于所述半导体衬底的与外延层相对的一面上。
专利摘要本实用新型提供一种肖特基二极管，本实用新型所述肖特基二极管通过设置第一掺杂区和第二掺杂区，所述第一掺杂区均匀分布在所述势垒区的内部，所述第二掺杂区形成于所述第一掺杂区和所述外延层表面之间且每一所述第二掺杂区与所述第一掺杂区一一对应接触。所述第一掺杂区加一定反向电压后，第一掺杂区下面的PN结耗尽扩展区会连在一起保护肖特基势垒，减小肖特基二极管的常温漏电，从而达到提高了肖特基二极管的工作结温的目的，并显著改善了肖特基二极管的高温稳定性。
文档编号H01L29/872GK203013739SQ20122068143
公开日2013年6月19日 申请日期2012年12月7日 优先权日2012年12月7日
发明者刘宪成, 梁勇, 陈向东, 方佼, 李其鲁 申请人:杭州士兰集成电路有限公司, 成都士兰半导体制造有限公司