专利名称：具有多重氮氧化物层的氧化物-氮化物-氧化物堆叠的制作方法
技术领域：
本发明关于半导体加工，且更特定言之关于具有改良的氧化物-氮化物或氮氧化物层的氧化物-氮化物-氧化物堆叠及其形成方法。
背景技术：
非挥发性半导体记忆体(诸如分裂闸极快闪记忆体)典型地使用堆叠的浮动闸极型场效电晶体，其中电子被诱导至待借由对控制闸极施加偏压且使上面形成记忆体单元的基板的主体区域接地进行程式化的记忆体单元的浮动闸极中。使用氧化物-氮化物-氧化物(ONO)堆叠作为硅-氧化物-氮化物-氧化物-硅(SONOS)电晶体中的电荷储存层或作为分裂闸极快闪记忆体中的浮动闸极与控制闸极之间的绝缘层。图I为半导体装置100(诸如记忆体装置)的中间结构的部分横截面图，该半导体装置100具有包括根据习知方法在硅基板108的表面106上形成的习知ONO堆叠104的SONOS闸极堆叠或结构102。另外，装置100典型地进一步包括一或多个与闸极堆叠对准且由通道区域112分离的扩散区110 (诸如源极及汲极区)。简言之，SONOS结构102包括在ONO堆叠104上形成且与ONO堆叠104接触的多晶硅(多晶)闸极层114。多晶闸极层(poly gate layer) 114由ONO堆叠104与基板108分离或电绝缘。ONO堆叠104 —般包括下部氧化物层116、用作装置100的电荷储存或记忆体层的氮化物或氮氧化物层118及覆盖氮化物或氮氧化物层的顶部高温氧化物(HTO)层120。习知SONOS结构102及其形成方法的一个问题在于氮化物或氮氧化物层118的资料保持能力较差，该层因穿过该层的泄漏电流而限制装置100寿命及/或其在若干应用中的使用。习知SONOS结构102及其形成方法的另一问题在于氮氧化物层118的化学计算量在该层的厚度上既不均一亦非最佳。特定言之，氮氧化物层118惯常在单一步骤中使用单一处理气混合物及固定或恒定处理条件来形成或沉积，以求得到在相对较厚层的厚度上具有较高氮及较高氧浓度的均匀层。然而，由于顶部及底部效应，此举导致氮、氧及硅浓度可在整个习知氮氧化物层118中变化。顶部效应由处理气在沉积之后断开的顺序引起。特定言之，含硅处理气(诸如硅烷)典型地首先断开，产生氮氧化物层118中氧及/或氮化物含量高且硅含量低的顶部部分。类似地，底部效应由引入处理气以起始沉积的顺序引起。特定言之，氮氧化物层118的沉积典型地在退火(annealing)步骤之后，从而在沉积制程开始时产生氨(NH3)的峰值或相对较高浓度且产生氮氧化物层中氧及硅含量低且氮含量高的底部部分。底部效应亦归因于表面成核现象，其中在初始处理气混合物中可用的氧及硅优先与硅在基板表面反应且并不促成氮氧化物层的形成。因此，用ONO堆叠104制成的记忆体装置100的电荷储存特性且特定言之程式化及抹除速度及资料保存受到不利影响。因此，对具有利用氮氧化物层作为展现改良的程式化及抹除速度及资料保存的记忆体层的ONO堆叠的记忆体装置存在需要。进一步对形成具有展现改良的氮氧化物化学计算量的氮氧化物层的ONO堆叠的方法及制程存在需要。
发明内容
本发明提供一种包括硅-氧化物-氮氧化物-氧化物-硅结构的半导体装置及其形成方法。在一个具体实例中，该结构包含在包括硅的基板表面上的隧道氧化物层；多层电荷储存层，其包括该隧道氧化物层上的富氧第一氮氧化物层，其中该第一氮氧化物层的 化学计算量组成导致其实质上无陷阱，及该第一氮氧化物层上的贫氧第二氮氧化物层，其中该第二氮氧化物层的化学计算量组成导致其陷阱致密；该第二氮氧化物层上的阻挡氧化物层；及该阻挡氧化物层上的含硅闸极层。在一个具体实例中，该方法包括(i)在基板的含硅层上形成隧道氧化物层；(ii)借由在该隧道氧化物层上沉积富氧第一氮氧化物层(其中该第一氮氧化物层的化学计算量组成导致其实质上无陷阱)且在该第一氮氧化物层上沉积贫氧第二氮氧化物层(其中该第二氮氧化物层的化学计算量组成导致其陷阱致密)来形成多层电荷储存层；(iii)在该第二氮氧化物层上形成阻挡氧化物层 '及(iV)在该阻挡氧化物层上形成含硅闸极层。
图1(先前技术)为说明具有根据习知方法形成的氧化物-氮化物-氧化物(ONO)堆叠的记忆体装置的中间结构的横截面侧视图的方块图；图2为说明根据本发明一具体实例具有包括多层电荷储存层的硅-氧化物-氮氧化物-氧化物-硅结构的半导体装置的一部分的横截面侧视图的方块图；图3为根据本发明的一具体实例形成包括多层电荷储存层的氧化物-氮氧化物-氧化物结构的方法的流程图；图4为展示与使用习知记忆体层的记忆体装置相比，使用根据本发明形成的记忆体层的记忆体装置在资料保存方面的改良的图；图5为根据本发明的另一具体实例形成包括多层电荷储存层的氧化物-氮氧化物-氧化物结构的方法的流程图；图6为具有ONO结构的程式化习知记忆体装置的能带图；及图7A及图7B为根据本发明的一具体实例包括多层电荷储存层的记忆体装置在程式化之前及之后的能带图。
具体实施例方式本发明大体关于一种包含包括多层电荷储存层的硅-氧化物-氮氧化物-氧化物-硅闸极结构的装置及其制造方法。闸极结构及方法尤其适用于形成记忆体装置中的记忆体层，诸如记忆电晶体。在以下描述中，出于解释目的阐述大量特定细节以便提供对本发明的透彻理解。然而，本发明结构及方法可在无此等特定细节下实施对熟习此项技术者系显而易知，。在其他情况下，熟知结构及技术未详细显示或以方块图形式显示以避免不必要地混淆对此描述的理解。描述中提及「一个具体实例(one embodiment)」或「一具体实例(anembodiment)」意谓结合具体实例所述的特定特征、结构或特性包括于至少一个具体实例中。在说明书不同地方出现的短语「在一个具体实例中(in one embodiment)」未必均指同一具体实例。如本文所用的术语「稱合(to couple)」可包括直接连接及经由一或多个介入 组件间接连接两者。简言之，该方法涉及形成包括具有不同浓度的氧、氮及/或硅的多个氮氧化物层(诸如氮氧化硅(Si2N2O)层)的多层电荷储存层。氮氧化物层与习知0N0结构中的氮化物或氮氧化物层相比在较高温度下形成，且各层使用不同处理气混合物及/或以不同流动速率形成。一般而言，氮氧化物层至少包括顶部氮氧化物层及底部氮氧化物层。在某些具体实例中，层的化学计算量组成经调整或选择以使得下部或底部氮氧化物具有较高氧及硅含量，而顶部氮氧化物层具有较高硅及较高氮浓度而氧浓度较低，以产生贫氧、富硅氮化物或氮氧化物。富硅及富氧底部氮氧化物层在不损害装置速度或程式与抹除电压之间的初始(寿命开始)差值下减少储存电荷损失。富硅、贫氧顶部氮氧化物层增加记忆体装置的程式化与抹除电压之间的差值，由此改良装置速度、增强资料保存且延长装置的操作寿命。在一些具体实例中，富硅、贫氧顶部氮氧化物层可进一步包括经选择以增加其中陷阱数目的浓度的碳。视情况，顶部氮氧化物层与底部氮氧化物层之间厚度的比率可经选择以促进在使用干式或湿式氧化形成第一氧化层的后在硅-氧化物-氮氧化物-氧化物-硅闸极结构的隧道或第一氧化层上形成氮氧化物层。现将参照图2至图4更详细地描述根据本发明的各种具体实例的硅-氧化物-氮氧化物-氧化物-硅结构及其制造方法。图2为说明根据一个具体实例具有包括多层电荷储存层的硅-氧化物-氮氧化物-氧化物-硅闸极结构的半导体记忆体装置200的一部分的横截面侧视图的方块图。参照图2，记忆体装置200包括包含在基板或硅基板208上的硅层的表面206上形成的多层电荷储存层204的硅-氧化物-氮氧化物-氧化物-硅闸极结构或闸极堆叠202。另外，装置200进一步包括一或多个与闸极堆叠202对准且由通道区域212分离的扩散区210 (诸如源极及汲极区或结构)。一般而言，硅-氧化物-氮氧化物-氧化物-硅闸极结构包括含硅闸极层(诸如在多层电荷储存层204上形成且与多层电荷储存层204接触的多晶硅或多晶闸极层214)及硅层或基板208的一部分。多晶闸极层214由多层电荷储存层204与基板208分离或电绝缘。硅-氧化物-氮氧化物-氧化物-硅结构包括使闸极堆叠202与通道区域212分离或电绝缘的较薄下部氧化物层或隧道氧化物层216、顶部或阻挡氧化物层218及多层电荷储存层204。如上所述及如图2中所示，多层电荷储存层204包括至少两个氮氧化物层，包括顶部氮氧化物层220A及底部氮氧化物层220B。基板208可包括任何已知硅基半导体材料，包括硅、硅-锗、绝缘体上硅或蓝宝石上硅基板。或者，基板208可包括在非硅基半导体材料(诸如镓-砷化物、锗、镓-氮化物或铝-磷化物)上形成的硅层。在某些具体实例中，基板208为掺杂型或非掺杂型硅基板。硅-氧化物-氮氧化物-氧化物-硅结构的下部氧化物层或隧道氧化物层216 —般包括约15埃(angstrom ; A )至约22 A且在一些具体实例中约18 A的相对较薄的二氧化硅(SiO2)层。隧道氧化物层216可借由任何合适方式(包括例如热生长或使用化学气相沉积(CVD)沉积)形成或沉积。一般而言，隧道氧化物层使用氧环境中的热氧化来形成或生长。在一个具体实例中，制程涉及干式氧化方法，其中将基板208放置在沉积或加工腔室中，加热至约700°C至约850°C的温度，且暴露于氧气持续基于成品隧道氧化物层216的所需厚度所选择的预定时间段。在另一具体实例中，隧道氧化物层在ISSG(原位蒸汽产生(In-Situ Steam Generation))腔室中在至少1000°C的温度下使用 在基板上氧气(O2)与氢气(H2)之间的反应利用自由基氧化进行生长。例示性处理时间为约10分钟至约100分钟。氧化可在大气压下或在低压下进行。如上所述，多层电荷储存层一般包括至少两个具有不同硅、氧及氮组成的氮氧化物层，且可具有约70 A至约150 A且在某些具体实例中约100 A的总体厚度。在一个具体实例中，氮氧化物层在低压CVD制程中使用硅源(诸如硅烷(SiH4)、氯硅烷(SiH3Cl)、二氯硅烷或DCS (SiH2Cl2)、四氯硅烷(SiCl4)或双第三丁基胺基硅烷(BTBAS))、氮源(诸如氮气(N2)、氨(NH3)、三氧化氮(NO3)或氧化亚氮(N2O))及含氧气体(诸如氧气(O2)或队0)来形成或沉积。或者，可使用氢已经氘置换的气体，包括例如用氘化氨(ND3)取代NH3。用氘取代氢有利地钝化在硅-氧化物界面处的Si悬键，由此增加装置的NBTI (负偏压温度不稳定性(Negative Bias Temperature Instability))寿命。举例而言，下部或底部氮氧化物层220B可借由以下在隧道氧化物层216上沉积将基板208放置在沉积腔室中且引入包括N20、NH3及DCS的处理气，同时使腔室维持在约5毫托(mT)至约500mT的压力下，且使基板维持在约700°C至约850°C且在某些具体实例中至少约760°C的温度下持续约2. 5分钟至约20分钟的时间。特定言之，处理气可包括以约8 I至约I : 8的比率混合的N2O与NH3的第一气体混合物及以约I : 7至约7 I的比率混合的DCS与NH3的第二气体混合物，且可以约5标准立方公分/分钟至约200标准立方公分/分钟(sccm)的流动速率引入。已发现在此等条件下产生或沉积的氮氧化物层产生降低程式化后及抹除后的电荷损失率(其在保存模式中以小电压偏移表现)的富硅、富氧底部氮氧化物层220B。顶部氮氧化物层220A可在CVD制程中使用包括Ν20、ΝΗ3及DCS的处理气在约5mT至约500mT的腔室压力下及约700°C至约850°C且在某些具体实例中至少约760V的基板温度下持续约2. 5分钟至约20分钟的时间在底部氮氧化物层220B上沉积。特定言之，处理气可包括以约8 I至约I : 8的比率混合的N2O与NH3的第一气体混合物及以约I : 7至约7 : I的比率混合的DCS与NH3的第二气体混合物,且可以约5sccm至约20sccm的流动速率引入。已发现在此等条件下产生或沉积的氮氧化物层产生富硅、富氮且贫氧的顶部氮氧化物层220A，其在不损害使用硅-氧化物-氮氧化物-氧化物-硅结构的一具体实例制成的记忆体装置的电荷损失率下提升速度且增加程式与抹除电压之间的初始差值，由此延长装置的操作寿命。在一些具体实例中，富硅、富氮且贫氧的顶部氮氧化物层220A可在CVD制程中使用处理气在底部氮氧化物层220B上沉积，该处理气包括以约7 I至约I : 7的比率混合的BTBAS及氨(NH3),以进一步包括经选择以增加其中陷阱数目的浓度的碳。第二氮氧化物层中的所选碳浓度可包括约5%至约15%的碳浓度。在某些具体实例中，顶部氮氧化物层220A依序在与形成底部氮氧化物层220B所用相同的工具中在实质上不破坏沉积腔室的真空下沉积。在某些具体实例中，顶部氮氧化物层220A在实质上不改变在沉积底部氮氧化物层220B期间加热基板208的温度的情况下沉积。在一个具体实例中，顶部氮氧化物层220A在沉积底部氮氧化物层220B的后借由相对于DCS/NH3气体混合物降低N20/NH3气体混合物的流动速率以提供气体混合物的所需比率来依序且即刻沉积，以产生富硅、富氮且贫氧的顶部氮氧化物层220A。在某些具体实例中，另一氧化物或氧化物层(在此等图中未示)在形成闸极堆叠202之后在基板208上的不同区域中或在装置中使用蒸汽氧化形成。在此具体实例中，硅-氧化物-氮氧化物-氧化物-硅结构的顶部氮氧化物层220A及顶部或阻挡氧化物层218有利地在蒸汽氧化制程期间蒸汽退火。特定言之，蒸汽退火改良顶部或阻挡氧化物层 218的品质，降低阻挡氧化物层的顶面附近及下层顶部氮氧化物层220A的顶面附近形成的 陷阱数目，由此降低或实质上消除可能另外在阻挡氧化物层上形成的电场，该电场可能引起电荷载子经其倒流且不利地影响电荷储存层中的资料或电荷保存。已发现底部氮氧化物层220B的适当厚度为约10 A至约80 A，且已发现底层与顶部氮氧化物层之间厚度的比率为约I:6至约6I且在某些具体实例中为至少约I 4。硅-氧化物-氮氧化物-氧化物-硅结构的顶部或阻挡氧化物层218包括约30 A至约70 A且在某些具体实例中约45 A的相对较厚的SiO2层。顶部或阻挡氧化物层218可借由任何合适方式(包括例如热生长或使用CVD沉积)形成或沉积。在一个具体实例中，顶部或阻挡氧化物层218为使用CVD制程沉积的高温氧化物(HTO)。一般而言，沉积制程涉及在约50mT至约IOOOmT的压力下在沉积腔室中将基板208暴露于硅源(诸如硅烷、氯硅烷或二氯硅烷)及含氧气体(诸如O2或N2O)持续约10分钟至约120分钟的时间，同时使基板维持在约650°C至约850°C的温度下。在某些具体实例中，顶部或阻挡氧化物层218在与形成氮氧化物层220A、220B所用相同的工具中依序沉积。在某些具体实例中，氮氧化物层220A、220B及顶部或阻挡氧化物层218在与生长隧道氧化物层216所用相同的工具中形成或沉积。适合工具包括例如可购自 AVIZA technology(Scotts Valley, California)的 ONO AVP。现将参照图3的流程图描述根据一个具体实例形成或制造硅-氧化物-氮氧化物-氧化物-硅堆叠的方法。参照图3，该方法始于在基板208表面上的含硅层上形成硅-氧化物-氮氧化物-氧化物-硅闸极堆叠202的第一氧化物层(诸如隧道氧化物层216) (300)。接着，在第一氧化层的表面上形成包括氮氧化物的多层电荷储存层204的第一或底部氮氧化物层220B(302)。如上所述，此第一或底部氮氧化物层220B可借由CVD制程使用包括比率及流动速率经调整以提供富硅且富氧的氮氧化物层的n2o/nh3及dcs/nh3气体混合物的处理气形成或沉积。随后，在第一或底部氮氧化物层220B的表面上形成多层电荷储存层204的第二或顶部氮氧化物层220A (304)。第二或顶部氮氧化物层220A具有不同于第一或底部氮氧化物层220B的氧、氮及/或硅的化学计算量组成的氧、氮及/或硅的化学计算量组成。特定言之且如上所述，第二或顶部氮氧化物层220A可借由CVD制程使用包括比率及流动速率经调整以提供富硅、贫氧顶部氮氧化物层的DCS/NH3及N2CVNH3气体混合物的处理气形成或沉积。最后，在多层电荷储存层的第二层的表面上形成硅-氧化物-氮氧化物-氧化物-硅结构的顶部或阻挡氧化物层218(306)。如上所述，此顶部或阻挡氧化物层218可借由任何合适方式形成或沉积，但在一些具体实例中在CVD制程中沉积。在一个具体实例中，顶部或阻挡氧化物层218为在HTO CVD制程中沉积的高温氧化物。或者，顶部或阻挡氧化物层218可热生长，然而，应了解在此具体实例中，可调节或增加顶部氮氧化物220A的厚度，因为一些顶部氮氧化物将在热生长顶部或阻挡氧化物层218的制程期间有效消耗或氧化。视情况，方法可进一步包括在顶部或阻挡氧化物层218的表面上形成或沉积含硅层以形成硅-氧化物-氮氧化物-氧化物-硅堆叠或结构(308)。含硅层可例如为借由CVD制程沉积的多晶硅层以形成电晶体或装置200的控制或多晶闸极层214。
现将参照图4对使用根据本发明的一具体实例形成的记忆体层的记忆体装置相较于使用习知记忆体层的记忆体装置的资料保存进行比较。特定言之，图4说明电子可抹除可程式化唯读记忆体(EEPROM)中装置的临限电压在使用习知ONO结构及具有多层氮氧化物层的硅-氧化物-氮氧化物-氧化物-硅结构制成的EEPROM的装置寿命内在程式化(VTP)期间在抹除(VTE)期间的变化。在收集此图的资料时，两个装置均在85°C的环境温度下预循环100K循环。参照图4，该图或线40 2说明使用具有单一氮氧化物层的习知ONO结构制成的EEPROM在初始写入-程式或抹除后在不再新记忆体的情况下VTP随时间的变化。线402上的实际资料点显示为末填充圆圈，线的剩余部分显示由VTP至EEPROM的规定寿命终止(EOL)的外推。图或线404说明使用习知ONO结构制成的EEPROM的VTE随时间的变化。线404上的实际资料点显示为填充圆圈，且线的剩余部分显示由VTE至EEPROM的EOL的外推。一般而言，EEPROM在EOL下的VTE与VTP之间的规定差值为至少0. 5V以能够鉴别或感应程式与抹除状态之间的差异。如自此图可见，使用习知ONO结构制成的EEPROM在20年规定EOL下VTE与VTP之间的差值为约0. 35V。因此，使用习知ONO结构制成且在上述条件下操作的EEPROM将不能符合至少约17年的规定操作寿命。相反，分别由线406及线408说明的使用具有多层氮氧化物层的硅-氧化物-氮氧化物-氧化物-硅结构制成的EEPROM的VTP及VTE随时间的变化显示在规定EOL下VTE与VTP之间的差值为至少约I. 96V。因此，根据本发明的一具体实例使用硅-氧化物-氮氧化物-氧化物-硅结构制成的EEPROM将符合且超过20年的规定操作寿命。特定言之，图或线406说明根据本发明的一具体实例使用硅-氧化物-氮氧化物-氧化物-硅结构的EEPROM的VTP随时间的变化。线406上的实际资料点显示为末填充方块，线的剩余部分显示VTP至规定EOL的外推。图或线408说明EEPROM的VTE随时间的变化，且线408上实际资料点显示为填充方块，线的剩余部分显示VTE至EOL的外推。现参照图5的流程图描述根据另一具体实例形成或制造半导体装置的方法。参照图5，该方法始于在基板上形成隧道氧化物层216 (500)。接着，在隧道氧化物层216的表面上形成多层电荷储存层204的富氧第一或底部氮氧化物层220B (502)。如上所述，此富氧第一或底部氮氧化物层220B可借由CVD制程使用包含比率在约5 I至15 : I范围内的二氯硅烷(SiH2Cl2)/氨(NH3)混合物及比率在约2 : I至4 : I范围内且流动速率经调整以提供实质上无陷阱的富硅且富氧的氮氧化物层的氧化亚氮(N2O)/NH3混合物的处理气形成或沉积。亦即第一或底部氮氧化物层220B的化学计算量组成包含高浓度氧，该高浓度以借由充当第二或顶部氮氧化物层220A与基板208中所捕获的电荷之间的障壁来增加多层电荷储存层的保存效能。第一或底部氮氧化物层220B中的所选氧浓度可包括约15%至约40%且在某些具体实例中约35%的氧浓度。随后，在第一或底部氮氧化物层220B的表面上形成贫氧的第二或顶部氮氧化物层220A(504)。第二或顶部氮氧化物层220A具有不同于第一层的氧、氮及/或硅的化学计算量组成的氧、氮及/或硅的化学计算量组成。特定言之且如上所述，第二或顶部氮氧化物层220A可借由CVD制程使用包含比率在约I : 6至I : 8范围内的队0/順^混合物及比率在约I. 5 I至3 I范围内的SiH2Cl2/MV混合物的处理气形成或沉积，以提供具有约5%或5%以下的氧浓度的陷阱致密氮氧化物层。因此，第二或顶部氮氧化物层220A包含比第一或底部氮氧化物层220B高至少1000倍的电荷陷阱密度。最后，在多层电荷储存层204的第二或顶部氮氧化物层220A上形成顶部或阻挡氧化物层218 (506)。如上所述，此顶部或阻挡氧化物层218可借由任何合适方式形成或沉积。在一个具体实例中，第二或阻挡氧化物层218以引起第二或顶部氮氧化物层220A经由使第二氮氧化物层的一部分氧化薄化至预定厚度的方式形成。最后，如上文关于图4所述，多层电荷储存层204的保存效能增强使半导体装置在程式电压(VTP)与抹除电压(VTE)之间的规定差值下的寿命终止(EOL)增加至至少约20年。在另一态样中，本发明的多层电荷储存层具有带隙能量，该带隙能量经工程改造以产生因在程式化状态下电荷储存层中的电荷储存而累积的相反电场，由此在不影响程式化电压及/或装置速度的情况下增强资料保存。图6中说明程式化习知装置的能带图，该装置包括硅基板602中的通道、隧道氧化物层604、均匀氮化物或氮氧化物电荷储存层606、氧化物阻挡层608及多晶硅控制闸极610。参照图6，应注意位于电荷储存层606中心附近较大数量的捕获电荷引起远离隧道氧化物层604朝向捕获电荷的较大电场累积，且其可引起或导致储存电荷损失。相反,在包括工程改造带隙能量(band gap energy)的本发明多层电荷储存层的记忆体装置中，多层电荷储存层引起指向内部(自电荷储存层朝向隧道氧化物)的电场累积，其与因储存电荷而累积的电场相反，从而增强电荷保存。图7A中显示包括多层电荷储存层706的未程式化记忆体装置。该装置包括硅基板702中的通道、隧道氧化物层704、贫氧氮氧化物层706A、富氧底部氮氧化物层706B、氧化物阻挡层708及多晶硅控制闸极710。参照图7A，贫氧顶部氮氧化物层706A中的陷阱位点产生将与由程式化装置中的所捕获电荷产生的电场相反的电场。包括多层电荷储存层706的装置在程式化状态下产生的带隙图展示于图7A中。尽管以上展示及描述为仅具有两个氮氧化物层(亦即顶部层及底部层)，然而本发明不限于此，且多层电荷储存层可包括任意数量n个氮氧化物层，任何或所有该等氮氧化物层可具有不同的氧、氮及/或硅的化学计算量组成。特定言之，已制造且测试具有高达五个各具有不同化学计算量组成的氮氧化物层的多层电荷储存层。然而，如熟习此项技术者所了解，一般需要利用尽可能少的层来实现所需结果，从而减少制造装置所需的制程步、骤，且由此提供简单得多且更稳固的制造制程。此外，利用尽可能少的层亦产生较高产率，因为较易于控制较少层的化学计算量组成及尺寸。应进一步了解尽管展示及描述为记忆体装置中硅-氧化物-氮氧化物-氧化物-硅堆叠的一部分，然而本发明的结构及方法不限于，此且硅-氧化物-氮氧化物-氧化物-硅结构可在不背离本发明范畴的情况下用于任何半导体技术中或与任何半导体技术一起使用，或用于任何需要电荷储存的装置或介电层或堆叠中，包括例如分裂闸极快闪记忆体、TaNOS堆叠、IT (电晶体)SONOS型单元、2T SONOS型单元、3T SONOS型单元、局部2位元单元、多级程式化或单元及/或9T或12T非挥发性半导体记忆体(NVSM)单元。图8A至图8E为本发明的多层电荷储存层尤其适用的例示性记忆体单元架构的示意图。根据本发明的一具体实例的结构及其形成方法优于先前或习知方法的优点包括
(i)使用借由将氮氧化物层分成复数个膜或层且调整各层上的氧、氮及硅特征的结构能够增强记忆体装置中资料保存；(ii)能够在不损害资料保存的情况下增强记忆体装置的速度；(iii)能够符合或超过在至少约125°C的温度下使用本发明的一具体实例的硅-氧化物-氮氧化物-氧化物-硅结构的记忆体装置的资料保存及速度规格；及(iv)提供·100，000个循环或100，000个循环以上的耐用程式抹除循环。尽管已参照特定例示性具体实例描述了本发明，然而显然此等具体实例可在不背离本发明的广泛精神及范畴的情况下作出各种修改及变化。因此，说明书及图式应视为说明性而非限制性意义。遵照要求摘要将允许读者快速确定技术揭示内容的性质的37C. F. R. § I. 72(b)，提供本发明的中文发明摘要。其以其不会用于解释或限制申请专利范围的范畴或意义为条件递交。另外，在上述具体实施方式中，可见出于将本发明连成一个整体的目的将各种特征集合在单一具体实例中。本发明的此方法不应解释为反映所主张的具体实例与各申请专利范围中明确所述相比需要更多特征的意图。更确切些，如以下申请专利范围所反映，本发明标的物处于少于单一所揭示具体实例的全部特征中。因此，以下申请专利范围藉此并入具体实施方式中，且各申请专利范围主张其本身为一个别具体实例。在先前描述中，出于解释的目的，已阐述大量特定细节以便提供对本发明的多层电荷储存层及方法的透彻理解。然而，熟习此项技术者将显而易知，本发明的介面装置及方法可在无此等特定细节的情况下实施。在其他情况下，熟知结构及技术未详细显示或以方块图形式显示以避免不必要地混淆对此描述的理解。描述中提及「一个具体实例(one embodiment)」或「一具体实例(anembodiment)」意谓结合具体实例所述的特定特征、结构或特性包括于热去锁存系统或方法的至少一个具体实例中。在说明书不同地方出现的短语「一个具体实例(one embodiment)」未必均指同一具体实例。如本文所用的术语「耦合(to couple)」可包括直接电连接两个或两个以上组件或元件及经由一或多个介入组件间接连接两者。
权利要求
1.一种硅-氧化物-氮氧化物-氧化物-硅结构，其包含 在包含硅的基板的表面上的隧道氧化物层； 多层电荷储存层，其包括在该隧道氧化物层上的富氧第一氮氧化物层，其中该第一氮氧化物层的化学计算量组成导致其实质上无陷阱；及在该第一氮氧化物层上的贫氧第二氮氧化物层，其中该第二氮氧化物层的化学计算量组成导致其陷阱致密； 在该第二氮氧化物层上的阻挡氧化物层；及 在该阻挡氧化物层上的含硅闸极层。
2.如权利要求I所述的结构，其中该第一氮氧化物层中氧的浓度为约15%至约40%。
3.如权利要求I所述的结构，其中该第二氮氧化物层中氧的浓度低于约5%。
4.如权利要求I所述的结构，其中该第二氮氧化物层包含比该第一氮氧化物层高至少1000倍的电荷陷阱密度。
5.如权利要求I所述的结构，其中该第二氮氧化物层进一步包含经选择以增加其中陷阱数目的浓度的碳。
6.一种半导体装置，其包含 包含硅且具有源极与汲极区横向间隔开的表面的基板； 在该基板的该表面上覆盖该等源极及汲极区的隧道氧化物层； 在该隧道氧化物层上且横向安置在该等间隔开的源极与汲极区之间的多层电荷储存层，该多层电荷储存层包括富氧第一氮氧化物层，其中该第一氮氧化物层的化学计算量组成导致其实质上无陷阱；及贫氧第二氮氧化物层，其中该第二氮氧化物层的化学计算量组成导致其陷阱致密； 在该第二氮氧化物层上的阻挡氧化物层；及 在该阻挡氧化物层上的含硅闸极层。
7.如权利要求6所述的半导体装置，其中该第一氮氧化物层中氧的浓度为约15%至约40%。
8.如权利要求6所述的半导体装置，其中该第二氮氧化物层中氧的浓度低于约5%。
9.如权利要求6所述的半导体装置，其中该第二氮氧化物层包含比该第一氮氧化物层高至少1000倍的电荷陷阱密度。
10.如权利要求6所述的半导体装置，其中该第二氮氧化物层进一步包含经选择以增加其中陷阱数目的浓度的碳。
11.一种形成半导体装置的方法，其包含 在基板的含硅层上形成隧道氧化物层； 借由以下形成多层电荷储存层 在该隧道氧化物层上沉积富氧第一氮氧化物层，其中该第一氮氧化物层的化学计算量组成导致其实质上无陷阱；及 在该第一氮氧化物层上沉积贫氧第二氮氧化物层，其中该第二氮氧化物层的化学计算量组成导致其陷阱致密； 在该第二氮氧化物层上形成阻挡氧化物层；及 在该阻挡氧化物层上形成含硅闸极层。
12.如权利要求11所述的方法，其中该第一氮氧化物层的该化学计算量组成包含一定浓度的氧，该浓度经选择以借由充当该第二氮氧化物层与该基板中所捕获电荷的间的障壁来增加该多层电荷储存层的保存效能。
13.如权利要求12所述的方法，其中该第一氮氧化物层中氧的该浓度为约15%至约40%。
14.如权利要求12所述的方法，其中该第一氮氧化物层中氧的该浓度为约35%。
15.如权利要求12所述的方法，其中该第二氮氧化物层中氧的该浓度低于约5%。
16.如权利要求12所述的方法，其中该多层电荷储存层的该保存效能使该半导体装置在程式与抹除电压之间的规定差值下的寿命终止(end-of-life ；E0L)增加至至少约20年。
17.如权利要求11所述的方法，其中该第二氮氧化物层包含比该第一氮氧化物层高至少1000倍的电荷陷阱密度。
18.如权利要求11所述的方法，其中该第一氮氧化物层在化学气相沉积(CVD)制程中使用包含比率在约5 : I至15 : I范围内的二氯硅烷(SiH2Cl2)/氨(NH3)混合物及比率在约2 I至4 I范围内的氧化亚氮(N2O)/MV混合物的处理气形成，且其中该第二氮氧化物层在CVD制程中使用包含比率在约I : 6至I : 8范围内的N20/NH3混合物及比率在约I. 5 I至3 I范围内的SiH2CI2/NH3混合物的处理气形成。
19.如权利要求18所述的方法，其中形成该第一氮氧化物层及该第二氮氧化物层系在单一 CVD工具中借由改变该等N20/NH3及SiH2Cl2/NH3混合物的该比率来依序进行。
20.如权利要求11所述的方法，其中该隧道氧化物层在ISSG(原位蒸汽产生(In-SituSteam Generation))腔室中在至少1000°C的温度下使用在该基板上氧气(O2)与氢气(H2)之间的反应利用自由基氧化进行生长。
21.如权利要求11所述的方法，其中该阻挡氧化物层借由该第二氮氧化物层的一部分的高密度电浆(HDP)氧化形成。
22.如权利要求11所述的方法，其中该第二氮氧化物层进一步包含经选择以增加其中陷阱数目的浓度的碳。
23.如权利要求22所述的方法，其中该第二氮氧化物层在CVD制程中使用包含以约7 : I至约I : 7的比率混合的双第三丁基胺基硅烷(BTBAS)及氨(NH3)的处理气形成。
全文摘要
本发明提供一种包括硅-氧化物-氮氧化物-氧化物-硅结构的半导体装置及其形成方法。一般而言，该结构包含在包括硅的基板的表面上的隧道氧化物层；多层电荷储存层，其包括该隧道氧化物层上的富氧第一氮氧化物层，其中该第一氮氧化物层的化学计算量组成导致其实质上无陷阱，及该第一氮氧化物层上的贫氧第二氮氧化物层，其中该第二氮氧化物层的化学计算量组成导致其陷阱致密；该第二氮氧化物层上的阻挡氧化物层；及该阻挡氧化物层上的含硅闸极层。亦揭示其他具体实例。
文档编号H01L21/336GK102714223SQ201280000107
公开日2012年10月3日 申请日期2012年1月17日 优先权日2011年1月14日
发明者克里希纳斯瓦米·库马尔, 斐德列克·杰能, 萨姆·吉哈, 赛格·利维 申请人:赛普拉斯半导体公司