薄膜晶体管构造、以及具备该构造的薄膜晶体管和显示装置制造方法
【专利摘要】提供一种在有机EL显示器或液晶显示器等显示装置中，形成保护膜等时不需要氧化处理层，也能够使薄膜晶体管的电特性稳定的氧化物半导体层。本发明的薄膜晶体管构造在基板上至少从基板侧开始依次具备氧化物半导体层、源／漏电极和保护膜，该薄膜晶体管构造的主旨在于，所述氧化物半导体层是Zn占金属元素整体的含有量在50原子％以上、且形成在源／漏电极及保护膜侧的第1氧化物半导体层、和包含从由In、Ga及Zn构成的组中选择的至少1种元素、且形成在基板侧的第2氧化物半导体层的层叠体，并且所述第1氧化物半导体层和所述源／漏电极及保护膜直接接触。
【专利说明】薄膜晶体管构造、以及具备该构造的薄膜晶体管和显示装【技术领域】
[0001]本发明涉及薄膜晶体管(TFT)构造、以及具备该构造的薄膜晶体管和显示装置。本发明的TFT构造代表性地例如用于液晶显示器(液晶显示装置)、有机EL显示器等平板显示器。以下，代表性地举例说明液晶显示装置，但是其宗旨并不限于此。
【背景技术】
[0002] 作为用于显示装置的半导体层，关注了氧化物半导体。氧化物半导体与通用的非晶硅(a-Si)相比具有高载流子移动度，光学带隙大，可以在低温下成膜，因此期待应用于大型且分辨率高、要求高速驱动的下一代显示器、耐热性低的树脂基板等中。
[0003]氧化物半导体包括从由In、Ga、Zn及Sn构成的组中选择的至少一种元素，例如，代表性的是可列举含In氧化物半导体(In-Ga-Zn-0、In-Zn-Sn-0, In-Zn-O等)。或者，作为不包含稀有金属即In且能够降低材料成本、适合于批量生产的氧化物半导体，还提出了含Zn氧化物半导体(Zn-Sn-0、Ga-Zn-Sn-O等)(例如专利文献I)。
[0004]在先技术文献
[0005]专利文献
[0006]专利文献I JP特开2004-163901号公报
【发明内容】
[0007](发明要解决的问题)
[0008]在作为TFT的氧化物半导体层而使用氧化物半导体的情况下，不仅要求载流子浓度高，而且要求TFT的开关特性(晶体管特性)出色。具体而言，(I)除了移动度高之外，还要求(2) SS (Subthreshold Swing,亚阈值摆幅,使漏极电流提高I位所需的栅极电压)值低，且(3)能够出色地耐得住电压施加或光照射等应力(应力耐性)等。
[0009]另外，在作为TFT的氧化物半导体层而使用氧化物半导体的情况下，存在如下的问题:在制造TFT时，在氧化物半导体层的上部使源/漏电极、保护膜、蚀刻阻挡层等(以下，有时将在氧化物半导体层的上部形成为与该氧化物半导体层至少有一部分直接接触的层(膜)统称为“上部层”)成膜，但是在形成该上部层时，氧化物半导体层的表面受到较大的损坏而产生氧元素脱离等缺陷，产生阈值电压的大幅偏移或开关特性的降低的问题。
[0010]详细而言，例如通过等离子CVD(化学气相沉积，Chemical Vapor Deposition)法使保护膜成膜时，被等离子高速化的原子团(radical)或分子会冲撞氧化物半导体的表面，因此在氧化物半导体层的表面会形成缺陷(代表性的是氧元素脱离等)，或者会产生导入成膜气体所包含的氢元素。其结果，会产生氧化物半导体层的表面容易导通等问题。推测这有可能是因为，在氧化物半导体层的表面生成的氧缺损或导入到表面的氢元素在氧化物半导体内作为电子施主而进行动作。
[0011]并且若如上那样氧化物半导体层被导体化，则无法表现出开关特性、或者阈值电压向负侧的偏移很大等，会对TFT特性带来严重的影响。
[0012]因此，提出了如下的方法，即为了抑制形成上部层时导致氧化物半导体层表面的损坏，在上部层成膜前，向氧化物半导体层表面照射例如N2O等离子，从而在该表面上形成氧化处理层(不同于经由通常的TFT制作工序的累积热(heat history)而形成的氧化层)等，由此使该表面预先过量氧化。但是，若形成上述氧化处理层，则与形成上部层前相比移动度会劣化，而且还存在应力耐性降低的问题。另外，在形成上部层前需要追加N2O等离子处理工序，因此还存在生产性降低、生产成本的增加等问题。
[0013]本发明鉴于上述情况而完成，其目的在于，提供一种新的技术，即无需在氧化物半导体层的表面上形成上述的氧化处理层，就能够简单且可靠地降低形成上部层时所产生的氧化物半导体层表面的缺陷发生(损坏)或氢元素导入以及伴随与此而产生的TFT特性的劣化。
[0014](用于解决问题的手段)
[0015]能够解决上述问题的本发明的薄膜晶体管构造在基板上至少从基板侧开始依次具备氧化物半导体层、源/漏电极和保护膜，该薄膜晶体管构造的特征在于，
[0016]所述氧化物半导体层是第I氧化物半导体层和第2氧化物半导体层的层叠体，该第I氧化物半导体层中的Zn占金属元素整体的含有量在50原子％以上、且形成在源/漏电极及保护膜侧，该第2氧化物半导体层包含从由In、Ga及Zn构成的组中选择的至少I种元素、且形成在基板侧，并且所述第I氧化物半导体层和所述源/漏电极及保护膜直接接触
[0017]此外，能够解决上述问题的本发明的其他薄膜晶体管构造在基板上至少从基板侧开始依次具备氧化物半导体层、蚀刻阻挡层和源/漏电极，该薄膜晶体管构造的特征在于，所述氧化物半导体层是第I氧化物半导体层和第2氧化物半导体层的层叠体，该第I氧化物半导体层中的Zn占金属元素整体的含有量在50原子％以上、且形成在蚀刻阻挡层及源/漏电极侧，该第2氧化物半导体层包含从由In、Ga及Zn构成的组中选择的至少I种元素、且形成在基板侧，并且所述第I氧化物半导体层和所述蚀刻阻挡层和源/漏电极直接接触。
[0018]作为本发明的优选实施方式，所述第I氧化物半导体层，作为金属元素还包含从由Al、Ga及Sn构成的组中选择的I种以上的元素。
[0019]本发明的薄膜晶体管构造在通过CVD (化学气相沉积，Chemical VaporDeposition)法形成了所述保护膜或所述蚀刻阻挡层的情况下，也能够发挥良好的特性。
[0020]本发明还包括具备上述薄膜晶体管构造的薄膜晶体管、和具备该薄膜晶体管的显示装置。
[0021]另外，本发明中的上述“直接接触”意味着，在第I氧化物半导体层上，在不经由通过上述的N2O等离子照射等形成的氧化处理层等的情况下形成源/漏电极、保护膜、蚀刻阻挡层。
[0022](发明效果)
[0023]根据本发明，在具备氧化物半导体层的薄膜晶体管中，作为抑制对包含从由In、Ga及Zn构成的组中选择的至少I种元素的第2氧化物半导体层的损坏或氢元素的导入的层，插入了第I氧化物半导体层，因此即使不通过N2O等离子照射形成氧化处理层，也能够使形成上部膜之后的TFT特性稳定，能够提供品质高的显示装置。
【专利附图】
【附图说明】
[0024]图1是用于说明实施方式的制造过程中的薄膜晶体管的构造的示意剖视图。
[0025]图2是用于说明实施方式的制造过程中的薄膜晶体管的其他构造的示意剖视图。
【具体实施方式】
[0026]发明人为了在TFT的活性层(氧化物半导体层)中使用包含从由In、Ga及Zn构成的组中选择的至少I种元素的氧化物，来在该氧化物半导体层的上部形成保护膜、蚀刻阻挡层等上部层时，简单且可靠地降低所述半导体层的表面受到损坏等而引起的TFT特性的劣化，重复进行了缜密的研究。
[0027]其结果，若在形成包含从由上述In、Ga及Zn构成的组中选择的至少I种元素的氧化物所构成的氧化物半导体层(第2氧化物半导体层)之后，且在形成保护膜等上部层之前，在上述第2氧化物半导体层上设置Zn占金属元素整体的含有量为50原子％以上的氧化物半导体层(第I氧化物半导体层)，则发现即使在形成上部层之前不通过N2O等离子照射来形成氧化处理层，在形成上部层时也能够防止对上述第2氧化物半导体层带来等离子损坏或者氢元素导入，其结果，能够获得稳定的TFT特性，从而能够达到期望的目的，由此完成了本发明。
[0028]以下，详细说明各层。
[0029][第I氧化物半导体层]
[0030]构成第I氧化物半导体层的氧化物至少包含Zn，构成第I氧化物半导体层的Zn在金属元素整体中所占的含有量为50原子％以上。如后述的实施例所示那样，若上述Zn量小于50原子％，则相对于还原性气氛的耐性变低，由于形成上部层时的氢元素的导入，被导通，产生晶体管无法表现出开关特性的问题。上述Zn的含有量优选在60原子％以上，更优选在75原子％以上。另外，构成第I氧化物半导体层的氧化物包括作为金属元素的Zn，除此之外，还可以包括不会影响本发明的作用效果的例如从由Al、Ga及Sn构成的组中选择的I种以上的物质。更优选的是，作为第I氧化物半导体层，可以列举例如由Zn-0、Zn-Al-O,Zn-Ga-O、Zn-Sn-O 构成的物质。
[0031]本发明的氧化物半导体层由于不需要上述的氧化处理层，因此如后述的图1所示，所述第I氧化物半导体层和上部层(例如保护膜)直接接触。
[0032]第I氧化物半导体层的膜厚优选在5nm以上。这是因为膜厚过于薄时，很难充分发挥相对于形成上部层时的等离子损坏或氢元素导入的屏蔽效果。更优选的是在IOnm以上。另一方面，若膜厚过于厚，则需要制膜时间，因此生产成本会增加。因此，第I氧化物半导体层的膜厚优选在80nm以下,更优选在40nm以下。
[0033][第2氧化物半导体层]
[0034]构成第2氧化物半导体层的氧化物是包含从由In、Ga及Zn构成的组中选择的至少一种元素的氧化物。具体而言，例如可列举含In氧化物半导体(In-Ga-Zn-0、In-Zn-O等)、不包含In的含Zn氧化物半导体(ZnO、Al-Ga-Zn-O等)等。它们的组成比并没有特别限定，可以利用通常所使用的范围。[0035]第2氧化物半导体层的膜厚优选在30nm以上。这是因为若膜厚过于薄，则有可能使基板面内的特性产生偏差。另一方面，若膜厚过于厚，则需要制膜时间，因此生产成本会增加。因此，第2氧化物半导体层的膜厚优选在200nm以下，更优选在SOnm以下。
[0036][第I氧化物半导体层、第2氧化物半导体层的形成方法]
[0037]上述第I氧化物半导体层、第2氧化物半导体层优选通过溅射法利用溅射对象(以下有时称为“对象”)来成膜。根据溅射法，容易形成成分和膜厚在膜面内的均匀性出色的薄膜。此外，也可以通过涂敷法等化学成膜法来形成上述氧化物半导体层。
[0038]作为用于溅射法中的对象，优选包含上述的元素，且使用与期望的氧化物同一组成的溅射对象。由此，能够减少组成偏差来形成期望成分组成的薄膜。具体而言，可以列举将第I氧化物半导体层作为要成膜的对象，使用Zn占金属元素整体的含有量为50原子％以上的氧化物对象。此外，作为形成第2氧化物半导体层的对象，可以列举使用包含从由In、Ga及Zn构成的组中选择的至少I种元素的氧化物对象。
[0039]上述对象例如可通过粉末烧结法等来制造。
[0040]在通过溅射法使第I氧化物半导体层和第2氧化物半导体层成膜的情况下，期望在保持真空状态的情况下连续地成膜。这是因为，若在使第I氧化物半导体层和第2氧化物半导体层成膜时暴露在大气中，则空气中的水分或有机成分会附着于薄膜表面，成为污染物。
[0041]在使用上述对象进行溅射时，优选将基板温度作为室温，适当控制氧添加量。氧添加量可根据溅射装置的构成或对象组成等来适当控制，大体上，优选添加氧元素后氧化物半导体的载流子浓度成为IO15?1016cm_3。另外，在后述的实施例中，作为氧添加量，以添加流量比设为 IOOXO2/ (Ar+02)=4%。
[0042][上部层]
[0043]作为在本发明中形成在第I氧化物半导体层上的上部层，例如可列举保护膜、蚀刻阻挡层、源/漏电极等。
[0044]上述保护膜是为了稳定地确保TFT特性而形成的。本发明所使用的保护膜的种类并没有特别限定，可利用在显示装置中通常使用的保护膜，例如可以形成SiOx层、SiNx层、SiONx层中的任一层之外，还可以层叠多个上述保护层。
[0045]在形成上述保护膜时，通常使用CVD法(具体而言、例如等离子CVD法)、溅射法等。作为通过上述等离子CVD法形成SiOx层的具体方法，可列举例如使SiH4和N2O的混合气体在工业用频率13.56MHz的高频等离子中进行反应来形成SiOx，并使其堆积在氧化物半导体层上等方法。
[0046]根据本发明，即使如上述那样通过CVD法等形成保护膜的情况下，也能够防止对上述第2氧化物半导体层带来损坏或氢元素导入，能够确保良好的TFT特性。
[0047]上述蚀刻阻挡层是在例如形成源/漏电极时进行蚀刻之际为了防止对氧化物半导体层的损坏而形成的层。本发明所使用的蚀刻阻挡层的种类并没有特别限定，可利用显示装置通常使用的蚀刻阻挡层。例如，作为蚀刻阻挡层，除了可形成SiOx层、SiNx层、SiONx层中的任一层外，还可以层叠多个上述阻挡层。
[0048]在形成上述蚀刻阻挡层时，通常使用CVD法(具体而言是等离子CVD法)、溅射法
坐寸ο[0049]根据本发明，即使在如上述那样通过CVD法等形成所述蚀刻阻挡层的情况下，也能够防止对上述第2氧化物半导体层带来损坏或氢元素导入，能够确保良好的TFT特性。
[0050]上述源/漏电极的种类也没有特别限定，可以利用显示装置中通常使用的电极，例如可以使用Al或Cu等金属或合金，也可以如后述的实施例那样使用纯Mo。在形成上述源/漏电极时，通常使用溅射法等。根据本发明，即使在通过溅射法等形成该源/漏电极的情况下，也能够防止对上述第2氧化物半导体层带来损坏或氢元素导入，能够确保良好的TFT特性。
[0051]本发明中的TFT的构造的特征在于，具备上述氧化物半导体层(第I氧化物半导体层和第2氧化物半导体层)和上部层，所述第I氧化物半导体层和上部层直接接触(具体而言，在不具备蚀刻阻挡层的情况下，所述第I氧化物半导体层和所述源/漏电极及保护膜直接接触，在具备蚀刻阻挡层的情况下，所述第I氧化物半导体层、蚀刻阻挡层及源/漏电极直接接触)，TFT中的其他结构并没有特别限定。
[0052]因此，TFT只要在基板上至少具备栅电极、栅极绝缘膜、上述氧化物半导体层、上述源/漏电极、根据需要还有上述蚀刻阻挡层、上述保护膜、透明导电膜等即可，其构造若是通常所使用的构造，则并没有特别限定。此外，在具备该TFT的显示装置中，并不特别限定在本发明中所规定以外的结构。
[0053]以下，参照图1和图2，说明上述TFT的制造方法的实施方式。图1、2及以下的制造方法表示本发明的优选实施方式的一例，并不是特别限定的宗旨。例如，在图1、2中，示出了底栅型构造的TFT，但是并不限于此，也可以是在氧化物半导体层上按顺序具备栅极绝缘膜和栅电极的顶栅型TFT。在顶栅型TFT中，氧化物半导体层由第I氧化物半导体层和第2氧化物半导体层构成，只要第I氧化物半导体层与上部层直接接触即可。
[0054]如图1所示，在基板I上形成栅电极2及栅极绝缘膜3，在之上形成有第2氧化物半导体层4、第I氧化物半导体层4’。在第I氧化物半导体层4’上形成源/漏电极5，在之上形成保护膜(绝缘膜)6，透明导电膜8经由接触孔7与漏电极5电连接。
[0055]在基板I上形成栅电极2及栅极绝缘膜3的方法并没有特别限定，可以采用通常所使用的方法。此外，栅电极2及栅极绝缘膜3的种类也没有特别限定，可以使用通用的种类。例如，作为栅电极2，可以使用电阻率低的Al或Cu金属，也可以使用它们的合金，还可以如后述的实施例那样使用纯Mo。此外，作为栅极绝缘膜3，代表性地可例示氧化硅膜、氮化硅膜、氮氧化硅膜等。除此之外，可以使用A1203、Y203等氧化物或将这些氧化物层叠而得到的物质。
[0056]接着，形成氧化物半导体层(第2氧化物半导体层4和第I氧化物半导体层4，)。如上所述，第2氧化物半导体层4可通过使用了与第2氧化物半导体层同组成的溅射对象的DC溅射法或RF溅射法成膜。此外，如上所述，第2氧化物半导体层4和第I氧化物半导体层4’优选依次在真空环境下连续成膜。
[0057]对第2氧化物半导体层4和第I氧化物半导体层4’进行湿蚀刻之后，形成图案。形成图案之后，为了改善第2氧化物半导体层4及第I氧化物半导体层4’的膜质而优选马上进行热处理(预退火)，由此使晶体管特性的导通电流及场效应移动度上升，提高晶体管性能。作为上述预退火的条件，可列举例如在大气气氛或氧气氛下大约在250?400°C下进行约I?2小时的热处理。[0058]图2表示了薄膜晶体管的其他结构，示出了在所述图1的构造上还追加了蚀刻阻挡层9的TFT构造。如该图2所示，在形成具有蚀刻阻挡层9的TFT构造的情况下，在预退火之后形成蚀刻阻挡层9即可。作为蚀刻阻挡层9，一般使用SiO2等绝缘膜。也可以在蚀刻阻挡层9之前在第I氧化物半导体层4’上形成源/漏电极5，但是在进行上述电极5的蚀刻时第I氧化物半导体层4’受到损坏，因此晶体管特性有可能会降低。因此，最好是先于源/漏电极5形成蚀刻阻挡层9作为保护膜，防止上述蚀刻时对第I氧化物半导体层4’带来的损坏。
[0059]另外，在通过剥离法加工源/漏电极5的情况下，由于不存在对第I氧化物半导体层4’的损坏，因此不需要蚀刻阻挡层9。在后述的实施例中，在通过剥离法形成源/漏电极5之后，形成了保护膜6。
[0060]源/漏电极的种类并没有特别限定，可以使用通用的电极。例如，可以与栅电极相同，使用Al或Cu等金属或合金，也可以如后述的实施例那样使用纯Mo。电极的形成也广泛地应用溅射法。
[0061]之后，在源/漏电极5和第I氧化物半导体层4’上通过CVD法以膜厚IOOnm?400nm(若是多层，则是总膜厚)使保护膜(绝缘膜)6成膜。通过CVD法形成的保护膜6使用Si02、SiN, SiON等。此外，也可以使用溅射法来形成保护膜6。
[0062]接着，基于常规方法，经由接触孔7与漏电极5电连接透明导电膜8。透明导电膜的种类并没有特别限定，可以使用通常利用的种类。
[0063]本申请基于2011年4月22日申请的日本国专利申请第2011-096442号主张优先权。在本申请中，为了做参考，援引2011年4月22日申请的日本国专利申请第2011-096442号说明书的全部内容。
[0064]实施例
[0065]以下，列举实施例来更具体地说明本发明，但是本发明并不受下述实施例的限制，在适合于前.后述的宗旨的范围内当然能够适当地追加变更来实施，并且变更后的实施例也包含在本发明的技术范围内。
[0066]在本实施例中，使用通过以下方法制作的样品，来测量TFT特性。
[0067]详细而言，制作图1所示的薄膜晶体管(TFT)来评价TFT特性。
[0068]首先，在玻璃基板I ( 2 — 二 > 7社製4 一 >/ A XG、直径IOOmmX厚度0.7mm)上依次使作为栅电极2的Mo薄膜成膜为lOOnm、以及使作为栅极绝缘膜3的Si02(200nm)成膜。栅电极2使用纯Mo的溅射对象，通过DC溅射法，在成膜温度:室温、成膜功率:300W、载流子气体:Ar、气体压:2mTorr下成膜。此外，栅极绝缘膜3使用等离子CVD法,在载流子气体:SiH4和N2O的混合气体、成膜功率:100W、成膜温度:300°C下成膜。
[0069]接着，在上述的栅极绝缘膜3上使用下述的溅射对象通过溅射法使表I?5所示的各种组成的第2氧化物半导体层4成膜。溅射条件如以下所述，对象的组成使用了调整成能够获得期望的第2氧化物半导体层4的组成。
[0070]对象:In-Ga-Zn-0(IGZO)
[0071]In-Zn-O(IZO)
[0072]基板温度:室温
[0073]气体压:5mTorr[0074]氧分压:100X O2 / (Ar+02) =4 %
[0075]膜厚:40nm
[0076]接着，在上述第2氧化物半导体层4上使用下述的溅射对象通过溅射法使表I?5所示的第I氧化物半导体层4’成膜。溅射条件如以下所述，对象的组成使用了调整成能够获得期望的第I氧化物半导体层4’的组成。
[0077]对象:Zn-O(ZnO)
[0078]Ga-Zn-O (GZO)
[0079]Al-Zn-O (AZO)
[0080]Zn-Sn-O (ZTO)
[0081]基板温度:室温
[0082]气体压:5mTorr
[0083]氧分压:100X O2 / (Ar+02) =4 %
[0084]膜厚:20nm
[0085]第2氧化物半导体层4和第I氧化物半导体层4’的成膜在途中不向大气开放腔(chamber),而是连续地进行了成膜。
[0086]如上所述，使第2氧化物半导体层4和第I氧化物半导体层4’成膜之后，通过光刻及湿蚀刻，形成图案。作为湿蚀刻液，使用了关东科学社制“ IT0-07N”和“ELM-EZ1”。
[0087]接着，为了提高膜质，进行了预退火处理。预退火处理是在大气气氛下在350°C下进行了 I个小时。
[0088]接着，使用纯Mo，通过剥离法形成了源/漏电极5。具体而言，使用光致抗蚀剂形成图案后，通过DC溅射法使Mo薄膜成膜(膜厚为lOOnm)。源/漏电极用Mo薄膜的成膜方法与前述的栅电极相同。接着，在丙酮液中施加超声波清洗器，除去无用的光致抗蚀剂，使TFT的沟道长成为10 μ m、沟道宽度成为200 μ m。
[0089]由此形成源/漏电极5之后，形成了用于保护氧化物半导体层(4、4’)的保护膜6。作为保护膜6，使用SiO2 (膜厚200nm)和SiN(膜厚200nm)的层叠膜(总膜厚为400nm)。上述SiO2及SiN的形成使用SUMCO公司制“TO-220NL”，并使用等离子CVD法。在本实施例中，不进行基于N2O气体的等离子处理，而是依次形成SiO2层及SiN层。SiO2层的形成使用了 N2O及SiH4的混合气体，SiN层的形成使用了 SiH4、N2、NH3的混合气体。两者的成膜功率都为100W，成膜温度都为150°C。
[0090]接着，通过光刻及干蚀刻，在保护膜6中形成用于晶体管特性评价用探索的接触孔7。接着，使用DC溅射法，在载流子气体:氩气及氧气的混合气体、成膜功率:200W、气压:5mTorr的条件下，使ITO膜(膜厚80nm)成膜作为透明导电膜8，制作图1的TFT，进行了后述的试验。
[0091]另外，通过XPS(X-ray photoelectron spectroscopy)测量,调查了第 I 氧化物半导体层的表面的氧化处理层的有无。其结果，确认了在本实施例中制作的样品中，表面附近(5nm)的氧含有量(原子％)的峰值强度与表面附近以外的区域相比并不高2原子％以上，且没有形成氧化处理层。
[0092]此外，第I氧化物半导体层4’和第2氧化物半导体层4的金属元素的各含有量(原子比)是通过XPS (X射线电光子分光光谱,x-ray Photoelectron Spectroscopy)法分析的。
[0093]对这样得到的各TFT，如以下⑴所示那样测量了晶体管特性，并评价了(2)载流子移动度(场效应移动度)、(3) SS值及(4)应力(stress)耐性。
[0094](I)晶体管特性的测量
[0095]晶体管特性(漏极电流-栅极电压特性、Id-Vg特性)的测量使用了 Agilenttechnologies株式会社制“4156C”的半导体参数分析器。详细的测量条件如下。
[0096]源极电压:0V
[0097]漏极电压:10V
[0098]栅极电压:_30~30V (测量间隔:0.25V)
[0099](2)载流子移动度(场效应移动度)
[0100]载流子移动度(场效应移动度)使用以下的式(I)在饱和区域内计算出了移动度。
[0101][数学式I]
【权利要求】
1.一种薄膜晶体管构造，在基板上至少从基板侧开始依次具备氧化物半导体层、源/漏电极和保护膜，该薄膜晶体管构造的特征在于， 所述氧化物半导体层是第I氧化物半导体层和第2氧化物半导体层的层叠体， 该第I氧化物半导体层中的Zn占金属元素整体的含有量在50原子％以上、且形成在源/漏电极及保护膜侧， 该第2氧化物半导体层包含从由In、Ga及Zn构成的组中选择的至少I种元素、且形成在基板侧，并且 所述第I氧化物半导体层和所述源/漏电极及保护膜直接接触。
2.一种薄膜晶体管构造，在基板上至少从基板侧开始依次具备氧化物半导体层、蚀刻阻挡层和源/漏电极，该薄膜晶体管构造的特征在于， 所述氧化物半导体层是第I氧化物半导体层和第2氧化物半导体层的层叠体， 该第I氧化物半导体层中的Zn占金属元素整体的含有量在50原子％以上、且形成在蚀刻阻挡层及源/漏电极侧， 该第2氧化物半导体层包含从由In、Ga及Zn构成的组中选择的至少I种元素、且形成在基板侧，并且 所述第I氧化物半导体层和所述蚀刻阻挡层及源/漏电极直接接触。
3.根据权利要求1所述的薄膜晶体管构造，其特征在于， 所述第I氧化物半导体层，作为金属元素还包含从由Al、Ga及Sn构成的组中选择的I种以上的元素。
4.根据权利要求2所述的薄膜晶体管构造，其特征在于， 所述第I氧化物半导体层，作为金属元素还包含从由Al、Ga及Sn构成的组中选择的I种以上的元素。
5.根据权利要求1所述的薄膜晶体管构造，其特征在于， 所述保护膜通过化学气相沉积CVD法形成。
6.根据权利要求2所述的薄膜晶体管构造，其特征在于， 所述蚀刻阻挡层通过化学气相沉积CVD法形成。
7.一种薄膜晶体管，其具备权利要求1?6的任一项所述的薄膜晶体管构造。
8.—种显示装置，其具备权利要求7所述的薄膜晶体管。
【文档编号】H01L29/786GK103493210SQ201280019704
【公开日】2014年1月1日 申请日期:2012年4月19日 优先权日:2011年4月22日
【发明者】前田刚彰, 钉宫敏洋 申请人:株式会社神户制钢所