晶体管和形成晶体管以具有减小的基极电阻的方法
【专利摘要】公开了一种晶体管结构（100），具有完全硅化的外基极以用于降低基极电阻Rt。具体而言，金属硅化物层（120）覆盖外基极（108），包括外基极的延伸于T形发射极（150）的上部（152）下方的部分。用于确保金属硅化物层（120）覆盖外基极（108）的该部分的一种示例性技术要求使发射极（150）的上部（152）成楔形。该楔形允许发射极（150）的上部（152）下方的牺牲层在处理期间被完全去除，由此暴露下面的外基极（108）并且允许硅化所需的金属层（120）沉积在其上。该金属层（120）可以例如使用高压强溅射技术来沉积，以确保外基极（108）的所有暴露表面，甚至在发射极（150）的上部（152）下方的表面，都被覆盖。
【专利说明】晶体管和形成晶体管以具有减小的基极电阻的方法
【技术领域】
[0001]所公开的实施例涉及晶体管，更特别地，涉及具有用于减小基极电阻的硅化外基极的晶体管结构，诸如双极结型晶体管(BJT)或异质结双极晶体管(HBT)结构，以及形成晶体管结构的方法。
【背景技术】
[0002]本领域技术人员将认识到，期望在双极结型晶体管(BJT)和高性能异质结双极晶体管(HBT)中具有较高的特征频率(transit frequency) fT以及最大的振荡频率Fmax。Fmax是fT和寄生效应(包括寄生电阻和寄生电容)的函数。一个示例性寄生电阻是基极电阻Rb。因此，提供具有减小的基极电阻Rb的晶体管结构诸如BJT或HBT结构以及用于形成这样的晶体管结构的方法是有利的。
【发明内容】
[0003]此处公开了具有外基极的诸如双极结型晶体管(BJT)结构或异质结双极晶体管(HBT)结构之类的晶体管结构的实施例，外基极的顶表面完全被硅化以获得减小的基极电阻Rb。具体而言，晶体管结构可以包括金属硅化物层，其覆盖外基极的顶表面，包括外基极的在T形发射极的上部之下延伸的部分(S卩，包括外基极的位于外基极到内基极联接区域的部分)。一种用于确保金属硅化物层覆盖外基极的该部分的示例性技术要求使发射极的上部成楔形。这样的楔形使发射极上部之下的牺牲电介质层在处理过程中完全被去除，由此暴露下面的外基极部分，并且允许硅化所需的金属层沉积在其上。在一个实施例中，此金属层可以使用高压强溅射技术来沉积，以确保外基极的所有暴露表面，甚至在发射极的上部之下的那些表面，都被覆盖。
[0004]更特别地，此处公开了诸如BJT结构或HBT结构之类的晶体管结构的实施例。晶体管结构可以包括内基极、发射极以及电介质间隔件。内基极可以在衬底上位于集电极上方。发射极可以基本上是T形的，并且位于内基极上方。具体而言，发射极可以具有对着集电极位于内基极的第一区域上的下部，还可具有比下部更宽(即，可具有更大的直径)的上部。电介质间隔件可横向定位得仅与发射极的下部相邻。
[0005]晶体管结构还可包括外基极和金属硅化物层。外基极可以在内基极的第二区域上方并与之直接相邻，以便它横向定位得对着发射极的下部与电介质间隔件直接相邻。金属硅化物层可以覆盖外基极的顶表面，以便它还横向定位得对着发射极的下部与电介质间隔件直接相邻。
[0006]如上文所提及的那样，发射极的上部可以比下部更宽(B卩，可以具有更大的直径)(即，发射极可以基本上是T形的)。因此，在上述晶体管结构中，发射极的上部可以横向延伸于电介质间隔件上方且进一步在硅化物层的一部分上方，硅化物层与电介质间隔件直接相邻，并且在外基极到内基极联接区域上方。用于确保金属硅化物层覆盖整个外基极，包括外基极的在发射极上部之下的部分(即，包括外基极的位于外基极到内基极联接区域的部分)，并且还用于确保发射极的上部足够大以接收发射极接触的一种示例性处理技术要求使发射极的上部成楔形。这样的楔形使外基极上的牺牲电介质层在处理过程中被去除，由此暴露外基极的整个顶表面，并允许硅化所需的金属层沉积在其上。因此，在晶体管结构的一实施例中，发射极的上部具有顶表面和楔形侧壁。楔形侧壁具体地从顶表面朝向电介质间隔件逐渐变细，以便上部的宽度(即，直径)在顶表面和发射极的上部与下部之间的界面之间逐步减小。
[0007]此处还公开了形成如上所述的晶体管结构(例如，BJT结构或HBT结构)的方法实施例。该方法可包括沉积多晶硅层以及执行至少一个蚀刻过程，以便从多晶硅层产生基本T形的发射极，该发射极包括下部以及在下部之上的上部。具体而言，可以沉积和蚀刻多晶娃层，以便发射极的下部对着集电极位于内基极的第一区域上，并且横向定位得与电介质间隔件相邻，以便发射极的上部比下部更宽(即，具有更大的直径)，并且在电介质间隔件上方横向延伸到牺牲电介质层上。
[0008]接下来，该方法可包括有选择地去除牺牲电介质层以暴露外基极的顶表面。该外基极可以在内基极的第二区域上方并与之直接相邻，以便它横向定位得对着发射极的下部与电介质间隔件直接相邻。
[0009]在去除牺牲电介质层之后，可以在外基极的顶表面上形成金属硅化物层，以便金属硅化物层横向与发射极的下部相对地直接邻近于电介质间隔件(即，在外基极到内基极联接区域处)，由此使得金属硅化物层的一部分位于发射极的上部下方。形成金属硅化物层可以包括将金属层沉积到外基极上，执行硅化退火，然后去除任何多余金属材料。应注意，在此情况下，金属层沉积可以包括使用高压强溅射技术，以确保金属层沉积在发射极上部的下方。
[0010]用于确保金属硅化物层覆盖外基极的整个顶表面，包括外基极的与电介质间隔件直接相邻的部分(即，包括外基极的位于外基极到内基极联接区域的部分)，并且还用于确保发射极的上部足够大以接收发射极接触的一种示例性处理技术要求使发射极的上部成楔形。即，在上述蚀刻过程中，多晶硅层可以进一步被蚀刻以使得发射极的上部具有楔形侧壁。具体而言，可以执行蚀刻过程，以便所产生的侧壁从发射极上部的顶表面朝向电介质间隔件逐渐变细，由此，使得发射极上部的宽度(即，直径)在顶表面和发射极上部与下部之间的界面之间逐步缩小。该楔形侧壁允许牺牲电介质层的在发射极上部之下的部分被轻松地且完全地去除，并且进一步使金属层更少妨碍地沉积到发射极上部下方的外基极暴露部分。
【专利附图】
【附图说明】
[0011]通过参考附图来阅读下面的详细描述，将更好地理解此处公开的实施例，附图不一定是按比例绘制的，其中:
[0012]图1是示出晶体管结构的实施例的截面图；
[0013]图2A是示出图1的晶体管中的楔形侧壁的替代形状的截面图；
[0014]图2B是示出图1的晶体管中的楔形侧壁的另一替代形状的截面图；
[0015]图3是示出形成晶体管结构的方法实施例的流程图；
[0016]图4是示出根据图3的方法形成的部分完成的晶体管结构的截面图；[0017]图5是示出根据图3的方法形成的部分完成的晶体管结构的截面图；
[0018]图6是示出根据图3的方法形成的部分完成的晶体管结构的截面图；
[0019]图7是示出根据图3的方法形成的部分完成的晶体管结构的截面图；
[0020]图8是示出根据图3的方法形成的部分完成的晶体管结构的截面图；
[0021]图9是示出根据图3的方法形成的部分完成的晶体管结构的截面图；
[0022]图10是示出根据图3的方法形成的部分完成的晶体管结构的截面图；
[0023]图11是示出根据图3的方法形成的部分完成的晶体管结构的截面图；
[0024]图12是示出根据图3的方法形成的部分完成的晶体管结构的截面图；
[0025]图13是示出根据图3的方法形成的部分完成的晶体管结构的截面图；
[0026]图14是示出根据图3的方法形成的部分完成的晶体管结构的截面图；以及
[0027]图15是示出根据图3的方法形成的部分完成的晶体管结构的截面图。
【具体实施方式】
[0028]参考附图以及下面的详细描述更全面地说明所公开的实施例及其各种特征和有利的细节。
[0029]如上所述，期望在双极结型晶体管(BJT)和高性能异质结双极晶体管(HBT)中具有较高的特征频率fT和最大的振荡频率Fmax。Fmax是fT和寄生效应(包括寄生电阻和寄生电容)的函数。一个示例性寄生电阻是基极电阻Rb。因此，提供具有减小的基极电阻Rb的诸如BJT或HBT结构之类的晶体管结构以及形成这样的晶体管结构的方法是有利的。通常在BJT或HBT的外基极上形成硅化物层，到外基极的接触落在硅化物层上。此硅化物层在一定程度上减小了基极电阻。然而，它通常不覆盖外基极的整个顶表面，特别地，不覆盖外基极的在发射极的上部以下并且与发射极开口最接近的部分(即，不覆盖外基极的位于外基极到内基极联接区域(link-up region)的部分)。因此，提供相对于现有技术晶体管结构具有减小的基极电阻Rb的诸如BJT结构或HBT结构之类的晶体管结构以及用于形成这样的晶体管结构的方法是有利的。
[0030]鉴于如上内容，此处公开具有顶表面被完全硅化以降低基极电阻Rb的外基极的诸如双极结型晶体管(BJT)结构或异质结双极晶体管(HBT)结构之类的晶体管结构的实施例。具体而言，晶体管结构可以包括金属硅化物层，其覆盖外基极的顶表面，包括外基极的延伸于T形发射极的上部下方的部分(S卩，包括外基极的位于外基极到内基极联接区域处的部分)。一种用于确保金属硅化物层覆盖外基极的该部分的示例性技术要求使发射极的上部成楔形。这样的楔形允许发射极上部下方的牺牲电介质层在处理过程中完全被去除，由此暴露下面的外基极部分，并且允许硅化所需的金属层沉积在其上。在一个实施例中，此金属层可以使用高压强溅射技术来沉积，以确保外基极的所有暴露表面，甚至在发射极上部下方的表面，都被覆盖。
[0031]更特别地，参考图1，此处公开了诸如BJT结构或HBT结构之类的晶体管结构100的实施例。此晶体管结构100可包括具有第一类型导电性(例如，P型)的半导体衬底101。例如，半导体衬底101可包括P硅衬底(即，稍微掺杂了 P型掺杂物的硅衬底)。为了说明，衬底101示为块状半导体衬底。然而应理解，替选地，衬底101可包括绝缘体上半导体型晶片中的半导体层。[0032]晶体管结构100还可包括在衬底101内的集极电110。此集电极区域110可以具有不同于第一类型导电性的第二类型导电性(例如，N型)。用于BJT和HBT集电极的各种不同配置是本领域公知的，并可以并入到晶体管结构100中。例如，集电极110可包括单个N阱区域。替选地，集电极110可包括多个N型集电极组件，诸如转让给IBM公司的2008年10月30日公开的Gluschenkov等人的美国专利公开N0.2008/0265282中所述和所示的下列组件，该专利公开通过引用合并于此:衬底内的N+掩埋集电极；在奸掩埋集电极上方并且延伸到衬底顶表面的N-集电极；以及在N-集电极内与N+掩埋集电极直接相邻且与衬底的顶表面分隔开一定距离的N+选择性注入集电极(SIC)基座。
[0033]可任选地，晶体管结构100还可包括位于半导体衬底101内且在其顶表面处的浅槽隔离(STI)区域，以定义晶体管100的有源区域。具体而言，此STI区域102可以例如包括在指定为晶体管100的有源区域的区域周围(即，定界)图案化且蚀刻到衬底101的顶表面中的较浅沟槽。该沟槽可以用一种或多种隔离材料(例如，二氧化硅(Si02)、氮化硅(SiN)、氮氧化硅(SiON)或任何其他合适的隔离材料或其组合)来填充。
[0034]内基极103可以在半导体衬底101上位于集电极110上方，并且可任选地，横向延伸于STI区域102之上。内基极103可包括外延半导体层，且因此将一般包括衬底101上方的单晶半导体材料以及STI区域102上方的多晶半导体材料。在BJT结构的情况下，内基极103可以包括例如外延硅层。在HBT结构的情况下，内基极103可以包括例如外延硅锗层。
[0035]晶体管结构100还可包括在内基极103上方的基本T形发射极150以及与T形发射极150的下部151横向相邻地定位的电介质间隔件111。具体而言，发射极150可以具有对着集电极110位于内基极103的第一区域103a上方且还定位成与电介质间隔件111横向相邻的下部151。发射极150还可具有在下部151上方并且比下部151更宽的上部152。较宽上部151的几何构型可以通过蚀刻工艺来定义(参见下面在对方法实施例的描述中阐述的关于发射极150的上部151的形成的详细论述)，并可以专门设计为提供足够大的表面积以考虑到用于形成接触开口的光刻图案化技术的当前技术状态，用于接收发射极接触190。较窄下部151的几何构型可以基本上通过发射极开口以及其中包含的电介质间隔件111的尺寸和形状来定义(参见下面对方法实施例的描述中阐述的关于发射极150的下部151的形成的详细论述)，并可以专门设计成在发射极150和内基极103之间实现给定的面积比率。在示例性实施例中，由电介质间隔件111包围的发射极150的下部151可以具有60nm到300nm范围内任何点处的宽度(B卩，直径)，而发射极的上部152 (在顶表面153处测量时)可具有从200nm到600nm范围内任何点处的宽度(即直径)。发射极150可以包括例如具有与集电极区域相同的第二类型导电性(例如，N型)的多晶硅层。电介质间隔件111可以包括在发射极开口的侧壁上形成的侧壁间隔件(参见下面在对方法实施例的描述中阐述的关于电介质间隔件111的形成的详细论述)，并且可以包括诸如氮化硅(SiN)、氮氧化硅(SiON)之类的电介质材料，或任何其他合适的电介质材料。
[0036]晶体管结构100还可包括凸起的外基极108。此凸起的外基极108可以位于内基极103的第二区域103b上方并且与之直接相邻，由此产生外基极到内基极联接区域106。于是，凸起的外基极108横向定位成对着发射极150的下部151与电介质间隔件111直接相邻。凸起的外基极108还可以横向延伸于至少一个隔离层(例如，二氧化硅(SiO2)层104-多晶硅层105的堆叠)上方。隔离层104、105的堆叠可以位于内基极103的第三区域103c上(例如，在STI区域102上方)。凸起的外基极108可以包括外延半导体层(例如，外延硅层)，并且可以具有第一类型的导电性(例如，P型)。本领域技术人员将认识到，由于用于形成外基极的外延生长工艺，凸起的外基极108的晶体结构可能发生变化。例如，外基极108的位于外基极到内基极联接区域的部分可以是单晶硅，外基极108的在隔离层104、105的堆叠上方的部分可以是多晶硅。另外，本领域技术人员将认识到，外基极108中的掺杂剂(例如，P型掺杂剂)的浓度与内基极103中的掺杂剂浓度相比通常较高。
[0037]晶体管结构100还可包括金属硅化物层120，在金属硅化物层120上的至少一个电介质层130以及延伸穿过电介质层130到达金属硅化物层120的多个接触190。具体而言，金属硅化物层120可以覆盖外基极108的顶表面118，使得它横向定位成对着发射极150的下部151与电介质间隔件111直接相邻。于是，此金属硅化物层120将在外基极到内基极联接区域106处在外基极108上方。可任选地，金属硅化物层120还可覆盖发射极150的上部152的顶表面153。这些金属硅化物层120可每个都包括例如耐熔金属或贵金属(例如，镍(Ni)、钴(Co)、钨(W)、铬(Cr)、钼(Pt)、钛(Ti)、钥(Mo)、钯(Pd)等)或者其合金的硅化物。电介质层130可以包括任意一个或多个层间电介质，诸如二氧化硅(SiO2)、氮化硅(SiN)、硼磷硅酸盐玻璃(BPSG)等。电介质层130的至少一部分可以横向定位得对着发射极150的下部151与电介质间隔件111相邻，并且还垂向定位在金属硅化物层120和发射极的上部152的楔形侧壁154之间。接触190可以垂直地延伸穿过电介质层130到达金属硅化物层120，以便接触外基极108、发射极150等。
[0038]如上所述，发射极150的上部152可以比下部151更宽(即，可以具有更大的直径)(即，发射极150可以基本上是T形的)。因此，在上述晶体管结构100中，发射极150的上部150可以横向延伸于电介质间隔件111上方，并且还在金属娃化物层120的部分121上方，金属硅化物层120的部分121与电介质间隔件111直接相邻并且在外基极到内基极联接区域106上方。用于确保金属硅化物层120覆盖整个外基极108，包括外基极108的在发射极150的上部152下方的部分(即，包括外基极108的位于外基极到内基极联接区域106处的部分)，并且还用于确保发射极150的上部152足够大以接收发射极接触190的一种示例性处理技术要求使发射极150的上部152成楔形。这样的楔形允许外基极上的牺牲电介质层在处理过程中被去除，由此暴露外基极的整个顶表面，并且允许硅化所需的金属层沉积在其上。
[0039]因此，在晶体管结构100的一个实施例中，发射极150的上部151具有顶表面153和楔形侧壁154。楔形侧壁154可以具体地从顶表面153朝向电介质间隔件111逐渐变细，使得上部152的宽度(即，直径)在顶表面153和发射极150的上部152与下部151之间的界面156之间逐步缩小。在示例性实施例中，发射极150的上部152的宽度(即，直径)可以从大致440nm逐渐减小到大致240nm。为了实现宽度(即，直径)的这种逐渐缩小，可以使用各种不同的蚀刻工艺(如下面关于方法实施例详细论述的那样)。因此，在所产生的结构中，楔形侧壁154可以是线性的(如图1所示)、弯曲的(如图2A和2B所示)、阶梯式的，或者可以具有任何其他合适的形状。在任何情况下，锥角155 (S卩，发射极150的顶表面153和侧壁154之间的角度)可以介于30和75度之间(例如，大致45度)。楔形侧壁151的形状(即，线性的、弯曲的、阶梯式的，等等)和锥角155可以通过所使用的蚀刻工艺来定义，并且可设计为使得在处理过程中，外基极108上的牺牲电介质层可以被完全去除，由此暴露外基极108的整个或基本整个顶表面，包括外基极108的在发射极150的上部152下方的部分(即，包括外基极108的位于外基极到内基极联接区域106处的部分)，并且允许硅化所需的金属层沉积在其上(参见下面在对方法实施例的描述中阐述的关于楔形化蚀刻过程的详细论述)。
[0040]还应理解，在上面详细描述的晶体管结构实施例中，任何N型组件将包括(例如，将掺杂有、注入有，等等)N型掺杂剂，任何P型组件将包括(例如，将掺杂有、注入有，等等)P型掺杂剂。这样的N型掺杂剂可包括例如V族掺杂剂，诸如砷(As)、磷(P)或锑(Sb)，这样的P型掺杂剂可包括例如III族掺杂剂，诸如硼(B)或铟(In)。
[0041]参考图3，此处还公开了形成上述且在图1中所示的晶体管结构100(例如，BJT结构或HBT结构)的方法的实施例。该方法可以包括提供具有第一类型导电性(例如，P型)的半导体衬底101(302)。例如，半导体衬底101可以包括P硅衬底(B卩，稍微掺杂有P型掺杂剂的硅衬底)。为了说明，衬底101示为块状半导体衬底。然而应理解，衬底101可以替代地包括绝缘体上半导体型晶片中的半导体层。
[0042]可任选地，可以在半导体衬底101的顶表面内和该处形成浅槽隔离(STI)区域102，以定义晶体管100的有源区域(304，见图4)。STI区域102可以使用常规浅槽隔离(STI)形成技术来形成。例如，沟槽可以被光刻图案化并被蚀刻到半导体衬底101中以定义有源区域。然后，沟槽可以用一种或多种隔离材料(例如，二氧化硅(Si02)、氮化硅(SiN)、氮氧化硅(SiON)或任何其他合适的隔离材料)来填充。
[0043]另外，可以在半导体衬底101内形成集电极110 (304，见图4)。此集电极110可以形成为具有与第一类型导电性不同的第二类型导电性(例如，N型)。用于形成BJT和HBT集电极的各种不同技术是本领域公知的，并且可以合并到此处公开的方法实施例中。例如，集电极110可以形成为单个N阱区域。替选地，集电极110可以形成为多个N型集电极组件，诸如转让给IBM公司的2008年10月30日公开的Gluschenkov等人的美国专利公开N0.2008/0265282中所述和所示的下列组件，该专利公开通过引用合并于此:衬底内的N+掩埋集电极；在奸掩埋集电极上方并且延伸到衬底顶表面的N-集电极；以及在N-集电极内与N+掩埋集电极直接相邻且与衬底的顶表面分隔开一定距离的N+选择性注入集电极(SIC)基座。
[0044]在形成STI区域102和集电极110之后，可以在半导体衬底101上形成内基极103(306，见图5)。具体而言，可以使用常规外延生长工艺(例如，超高真空/化学气相沉积(UHV/CVD)低温外延(LTE)工艺)来形成具有预定厚度(例如，0.01-0.2 μ m)的第一外延半导体层(例如，在BJT结构的情况下为外延硅层，或者在HBT结构的情况下为外延硅锗层)。结果，内基极103将一般包括在半导体衬底101上的单晶半导体材料和在STI区域102上的多晶半导体材料。内基极103优选原位掺杂有第一导电类型的掺杂剂(例如，P型掺杂剂)，使得它具有第一类型的导电性(例如，P型)。
[0045]一旦形成了内基极103，就可以在内基极103上沉积大致5_20nm厚的二氧化硅(SiO2)层104，并且可以在SiO2层104上沉积大致20-100nm厚的第一多晶硅层105 (308，见图6)。接下来，可以在层104、105中形成用于外基极到内基极联接区域的开口 109，由此还产生发射极开口着陆垫107 (310，见图7)。例如，光致抗蚀剂层可以形成在第一多晶硅层105上并被光刻构图以用于开口 109。然后,可以各向异性蚀刻第一多晶娃层105,在SiO2层104上停止。然后，可以去除光致抗蚀剂层，并且可以执行化学氧化物去除(COR)工艺，从而以小的底切(undercut)去除开口 109内SiO2层104的暴露部分。
[0046]然后，可以在第一多晶硅层105上以及在开口 109中内基极103的暴露区域103b上形成用于凸起的外基极108的第二外延半导体层(例如，通过低温外延(LTE))，由此产生外基极到内基极联接区域106 (312，见图8)。本领域技术人员将认识到，由于在过程312处使用的外延生长工艺，所产生的外基极108的晶体结构可以发生变化。例如，外基极108的位于外基极到内基极联接区域的部分可以是单晶硅，外基极108的在多晶硅层105上方的部分可以是多晶硅。该外延半导体层可以原位掺杂或随后注入有第一导电类型的掺杂剂(例如，P型掺杂剂)，从而它具有第一类型的导电性(例如，P型)。通常，与内基极103相比，外基极108掺杂有较高浓度的掺杂剂。
[0047]在形成用于凸起的外基极108的第二外延半导体层之后，可以将厚度大于大致50nm的毪式牺牲电介质层112沉积到第二多晶娃层上(314,见图8)。此牺牲电介质层112可以包括例如二氧化硅(SiO2)或任何其他合适的电介质材料，它们可以相对于随后将在下面论述的过程318处形成的电介质间隔件被选择性蚀刻。然后，可以形成发射极开口 113(316，见图9)。具体而言，可以使用常规光刻构图和蚀刻技术来形成开口 113，开口 113垂直地延伸穿过牺牲电介质层112，穿过第二外延半导体层(B卩，穿过外基极108)，并且穿过第一多晶硅层105到达发射极开口着陆垫107中的氧化物层104。
[0048]一旦形成了发射极开口 113，就可以在开口 113的侧壁上形成电介质间隔件111，使得它横向定位成与牺牲电介质层112和外基极108的垂直表面直接相邻(318，见图10)。可以使用常规侧壁间隔件形成技术来形成电介质间隔件111。例如，可以沉积电介质材料的共形层(例如，氮化硅(SiN)或任何其他材料，其将在下面论述的过程328处的牺牲电介质层112的随后去除期间基本保持完整)，然后对其进行各向异性蚀刻以从任何水平表面去除它。接下来，可以去除氧化物层104的在发射极开口 113的底部暴露的部分(例如，通过化学氧化物去除(COR)工艺)，由此暴露内基极103的第一区域103a (320，见图11)。
[0049]然后，可以在牺牲电介质层112上沉积用于发射极150的第二多晶硅层140以填充发射极开口 113 (322，见图12)。此第二多晶硅层可以被原位掺杂或随后注入有第二导电类型的掺杂剂(例如，N型掺杂剂)，使得它具有与集电极110相同的导电类型。接下来，可以执行至少一个蚀刻工艺以从第二多晶硅层产生基本T形的发射极150，发射极150包括下部151和在下部151上方的上部152 (324，见图13)。具体而言，可以在第二多晶硅层上形成比发射极开口 113更宽的对准在发射极开口 113上方的掩模。发射极150的下部151可以是第二多晶硅层的对着集电极110在内基极103的第一区域103a上在发射极开口 113内并且还横向定位成与电介质间隔件111相邻的部分。因此，下部151的几何构型可以基本由发射极开口 113以及其中包含的电介质间隔件111的尺寸和形状来定义，并可以具体设计成实现发射极150和内基极103之间的给定面积比率。在示例性实施例中，发射极150下部151可以具有从60nm到300nm任意的宽度(S卩，直径)。通过使用掩模，可以执行一个或多个蚀刻工艺以定义发射极150的上部152的尺寸和形状，使得上部152比下部151更宽，从而它在电介质间隔件111上方横向延伸到牺牲电介质层112上。考虑到用于形成接触开口的光刻构图技术的当前技术状态，较宽的上部152被设计来提供充分大的表面积，以用于随后在下面论述的过程332处接收发射极接触190。在一个示例性实施例中，可以执行蚀刻工艺，使得发射极的上部152 (在顶表面153处测量时)具有从200nm到600nm任意
的直径。
[0050]接下来，该方法可以包括选择性去除牺牲电介质层112 (326，见图14)。在过程326去除牺牲电介质层112，以暴露外基极108的基本整个顶表面118，包括外基极108的在外基极到内基极联接区域106处在发射极150的上部152下方的部分(即，包括外基极108的与内基极103的第二区域103b直接相邻的部分)。例如可以使用选择性各向同性湿法化学蚀刻(例如，稀释的HF或缓冲的HF)来去除牺牲电介质层112，以确保外基极108和电介质间隔件111保持完好。
[0051]在去除牺牲电介质层112之后，可以在外基极108的顶表面118上形成金属硅化物层120，使得金属硅化物层120横向定位成对着发射极150的下部151与电介质间隔件111直接相邻(即，位于外基极到内基极联接区域106处)，且因此使得金属硅化物层120的一部分121位于发射极150的上部152下方(328，见图15)。可任选地，还可以基本上同时在发射极150的上部152的顶表面153上形成金属娃化物层120。形成金属娃化物层120可以包括在外基极上沉积金属层。此金属层可以包括例如耐熔金属或贵金属(例如，镍(Ni)、钴(Co)、钨(W)、铬(Cr)、钼(Pt)、钛(Ti)、钥(Mo)、钯(Pd)等)或其合金。在一个实施例中，金属层可以使用高压强溅射技术来沉积，以确保金属层沉积在发射极上部的下方。例如，可以在下列条件下将金属层溅射到外基极108的顶表面118上:至少0.5mTorr的压强(例如，0.5-50mTorr或更高，优选地，在大致20mTorr)，0.02_3kW的功率，O-1kff的晶片上射频(RF)偏置(优选地，至少5瓦特的RF偏置)，以及15-300°C的温度。在沉积金属层之后，可以执行硅化退火(例如，热退火)，以使来自金属层的金属原子与下面的硅材料起反应，由此在金属-硅界面处产生金属硅化物层120。最后，可以有选择地去除任何多余的未反应的金属。
[0052]用于确保金属硅化物层120覆盖外基极108的整个顶表面118，包括外基极的与电介质间隔件111直接相邻的部分(即，包括外基极的位于外基极到内基极联接区域106处的部分)，并且还用于确保发射极150的上部152足够大以接收发射极接触的一种示例性处理技术要求使发射极的上部成楔形。即，在上述蚀刻工艺324期间，还可以蚀刻第二多晶硅层，使得发射极150的上部152具有楔形侧壁154(见图13)。具体而言，可以执行蚀刻工艺324，使得所产生的侧壁154从发射极150的上部152的顶表面153朝向电介质间隔件111逐渐变细，由此使得发射极150的上部152的宽度(即，直径)在顶表面153和发射极150的上部152与下部151之间的界面156之间逐步缩小。在示例性实施例中，可以执行蚀刻工艺324使得发射极150的上部152的宽度(即，直径)从大致440nm逐步缩小到大致240nm。
[0053]根据所使用的蚀刻工艺324，楔形侧壁154的形状可以发生变化。例如，可以通过在受控的恒压条件下使用SF6蚀刻来实现线性的楔形侧壁154 (如图1所示)。在此情况下，蚀刻的角度取决于传入的蚀刻膜厚度。随着蚀刻膜厚度减小，能实现的角度的范围也减小。可替代地，通过动态控制蚀刻压强设置来进行该蚀刻，可以实现弯曲的楔形侧壁(如图2A和2B所示)。压强的逐步增大或缩小确定了蚀刻轮廓的曲率。应理解，楔形侧壁154的变化的形状，如图1、2A和2B所示，无意成为限制性的。可以替代地使用导致其他形状(例如，阶梯形等)的其他蚀刻工艺。在任何情况下，应执行蚀刻工艺324以使得锥角155 (BP,发射极150的顶表面153和侧壁154之间的角度)介于30和75度之间(例如，大致45度)，并且特别地，使得在过程326处可以轻松地并且基本上完全地去除外基极108上的牺牲电介质层112，从而在过程328处，金属层更少妨碍地沉积到发射极150的上部152下方的外基极108的暴露部分上。
[0054]在硅化物层形成之后，可以执行另外的处理步骤以完成晶体管结构100(330-332，见图1)。例如，可以将一个或多个电介质层130形成(例如，使用常规技术，沉积)到金属硅化物层120上。具体而言，可以沉积电介质层130使得电介质层的至少一部分横向定位成对着发射极150的下部151与电介质间隔件111相邻，并且还垂向定位在金属硅化物层120和发射极150的上部152的楔形侧壁154之间。电介质层130可以包括任意一个或多个层间电介质，诸如二氧化硅(Si02)、氮化硅(SiN)、硼磷硅酸盐玻璃(BPSG)等。另外，可以使用常规处理技术来形成垂直地延伸穿过电介质层130到达金属硅化物层120以接触外基极108、发射极150等的接触190。
[0055]所述方法实施例可以用于集成电路芯片的制造。所产生的集成电路芯片可以由制造商以原始晶片的形式(即，作为具有多个非封装芯片的单个晶片)、作为裸管芯、或者以封装了的形式来分发。在后一情况下，芯片安装在单芯片封装中(诸如塑料载体，具有固定到主板或其他更高级别载体的引线)或多芯片封装中(诸如陶瓷载体，其具有任一表面或两个表面的互连或者掩埋的互连)。在任何情况下，芯片又与其他芯片、离散电路元件和/或其他信号处理设备集成，作为(a)诸如主板之类的中间产品或者(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，从玩具和其他低端应用到具有显示器、键盘或其他输入设备以及中央处理器的高级计算机产品。
[0056]应理解，此处所使用的术语只是用于描述所公开的实施例，而无意成为限制。这里使用时，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文清楚地另外指明。还应理解，本说明书中使用时术语“包括”、“包含”、“含有”和/或“具有”表示所述特征、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、组件或其组合的存在或添加。另外还应理解，下面的权利要求书中的所有装置或步骤加功能元素的对应结构、材料、动作以及等价物旨在包括用于如具体主张的那样与其他所主张的元素相结合地执行该功能的任何结构、材料或动作。上面阐述的细节是为了说明和描述而给出，无意是详尽无遗的或限制性的。本领域技术人员将认识到，在不偏离本发明的范围和精神的情况下，可以对所公开的各实施例进行各种修改和变化。提供细节是为了最好地说明各实施例的原理和实际应用，并使其他本领域普通技术人员能够理解实施例以及适于所构思的特定使用的各种修改。
[0057]因此，上文公开了具有顶表面完全被硅化以降低基极电阻Rb的外基极的诸如双极结型晶体管(BJT)结构或异质结双极晶体管(HBT)结构之类的晶体管结构的实施例。具体而言，晶体管结构可以包括金属硅化物层，其覆盖外基极的顶表面，包括外基极的在T形发射极的上部下方延伸的部分(即，包括外基极的位于外基极到内基极联接区域处的部分)。用于确保金属硅化物层覆盖外基极的此部分的一种示例性技术要求使发射极的上部成楔形。这样的楔形允许发射极上部下方的牺牲电介质层在处理过程中完全被去除，由此暴露下面的外基极部分，并且允许硅化所需的金属层沉积在其上。在一个实施例中，此金属层可以使用高压强溅射技术来沉积，以确保外基极的所有暴露表面，甚至是在发射极上部下方的表面，都被覆盖。
【权利要求】
1.一种晶体管，包括: 内基极； 在所述内基极上的发射极，所述发射极包括下部和在所述下部之上的上部； 横向与所述下部相邻地定位的电介质间隔件； 在所述内基极上方并且横向与所述下部相对地邻近所述电介质间隔件定位的外基极；以及 在所述外基极上并且横向与所述下部相对地邻近所述电介质间隔件定位的硅化物层，所述上部比所述下部更宽并且横向延伸在所述电介质间隔件和所述硅化物层的一部分上方。
2.如权利要求1所述的晶体管，还包括:在所述硅化物层上并且横向与所述下部相对地直接邻近所述电介质间隔件定位的电介质层，所述电介质层还垂向定位在所述硅化物层的所述部分与所述上部之间。
3.如权利要求1所述的晶体管，其中，所述内基极包括外延硅和外延硅锗中的任何一种。
4.一种晶体管，包括: 内基极；` 在所述内基极上的发射极，所述发射极包括下部和在所述下部之上的上部； 横向与所述下部相邻地定位的电介质间隔件； 在所述内基极上方并且横向与所述下部相对地邻近所述电介质间隔件定位的外基极；以及 在所述外基极上并且横向与所述下部相对地邻近所述电介质间隔件定位的硅化物层，所述上部比所述下部更宽，横向延伸于所述电介质间隔件和所述硅化物层的一部分上方，并且具有顶表面和楔形侧壁，所述楔形侧壁从所述顶表面朝向所述电介质间隔件逐渐变细，使得所述上部的宽度在所述顶表面与所述上部和所述下部之间的界面之间下降。
5.如权利要求4所述的晶体管，还包括:在所述硅化物层上并且横向与所述下部相对地邻近所述电介质间隔件定位的电介质层，所述电介质层还垂向定位在所述硅化物层的所述部分与所述上部的所述楔形侧壁之间。
6.如权利要求4所述的晶体管，其中，所述楔形侧壁具有介于30和75度之间的锥角。
7.如权利要求4所述的晶体管，其中，所述楔形侧壁具有大约45度的锥角。
8.如权利要求4所述的晶体管，其中，所述楔形侧壁是线性的和弯曲的中的任何一种。
9.如权利要求4所述的晶体管，其中，所述内基极包括外延硅和外延硅锗中的任何一种。
10.一种异质结双极晶体管，包括: 包括外延娃错的内基极； 在所述内基极上的发射极，所述发射极包括下部和在所述下部之上的上部； 横向与所述下部相邻地定位的电介质间隔件； 在所述内基极上方并且横向与所述下部相对地邻近所述电介质间隔件定位的外基极；以及 在所述外基极上方并且横向与所述下部相对地邻近所述电介质间隔件定位的硅化物层， 所述上部比所述下部更宽，横向延伸于所述电介质间隔件和所述硅化物层的一部分之上，并且具有顶表面和楔形侧壁，所述楔形侧壁从所述顶表面朝向所述电介质间隔件逐渐变细，使得所述上部的宽度在所述顶表面与所述上部和所述下部之间的界面之间下降。
11.如权利要求10所述的晶体管，还包括:在所述硅化物层上并且横向与所述下部相对地邻近所述电介质间隔件定位的电介质层，所述电介质层还垂向定位在所述硅化物层的所述部分与所述上部的所述楔形侧壁之间。
12.如权利要求10所述的晶体管，其中，所述楔形侧壁具有介于30和75度之间的锥角。
13.如权利要求10所述的晶体管，其中，所述楔形侧壁具有大约45度的锥角。
14.如权利要求10所述的晶体管，其中，所述楔形侧壁是线性的和弯曲的中的任何一种。
15.一种形成晶体管的方法，所述方法包括: 执行至少一个蚀刻过程以从多晶硅层产生发射极，该发射极包括下部和在所述下部之上的上部，所述下部在内基极上并且横向与电介质间隔件相邻地定位，所述上部比所述下部更宽并且在所述电介质间隔件之上横向延伸到牺牲层上； 选择性去除所述牺牲层以暴露在所述内基极上并且横向与所述下部相对地邻近所述电介质间隔件定位的外基极；以及 在所述外基极上形成硅化物层，使得所述硅化物层横向与所述下部相对地邻近所述电介质间隔件定位，并且使得所述硅化物层的一部分在所述上部下方。
16.如权利要求15所述的方法，其中，形成所述硅化物层包括: 将金属层溅射到所述外基极上，以确保所述金属层沉积在所述发射极的所述上部的下方，所述溅射在至少20mTorr的压强下用至少5瓦特的射频(RF)偏置来执行；以及执行硅化退火。
17.如权利要求15所述的方法，还包括:在所述硅化物层上形成电介质层，使得所述电介质层横向定位得与所述下部相对地邻近所述电介质间隔件，并且还垂向定位在所述硅化物层的所述部分和所述上部的所述楔形侧壁之间。
18.如权利要求15所述的方法，其中，形成所述内基极包括在硅衬底上外延生长硅层和娃锗层中的任何一种。
19.一种形成双极晶体管的方法，所述方法包括: 执行至少一个蚀刻过程以从多晶硅层产生发射极，该发射极包括下部和在所述下部之上的上部， 所述下部在内基极上并横向与电介质间隔件相邻地定位，且 所述上部比所述下部更宽，在所述电介质间隔件之上横向延伸到牺牲层上，并且具有楔形侧壁，所述楔形侧壁从所述上部的顶表面朝向所述电介质间隔件逐渐变细，使得所述上部的宽度在所述顶表面与所述上部和所述下部之间的界面之间下降； 选择性去除所述牺牲层以暴露在所述内基极上并且横向与所述下部相对地邻近所述电介质间隔件定位的外基极；以及 在所述外基极上形成硅化物层，使得所述硅化物层横向与所述下部相对地邻近所述电介质间隔件定位，并且使得所述硅化物层的一部分在所述上部下方。
20.如权利要求19所述的方法，其中，形成所述硅化物层包括: 将金属层溅射到所述外基极上，以确保所述金属层沉积在所述发射极的所述上部的下方，所述溅射在至少20mTorr的压强下用至少5瓦特的射频(RF)偏置来执行；以及 执行硅化退火。
21.如权利要求19所述的方法，其中，执行所述至少一个蚀刻过程包括:执行所述至少一个蚀刻过程使得所述楔形侧壁具有介于30和75度之间的锥角。
22.如权利要求19所述的方法，其中，执行所述至少一个蚀刻过程包括:执行所述至少一个蚀刻过程使得所述楔形侧壁具有大约45度的锥角。
23.如权利要求19所述的方法，其中，执行所述至少一个蚀刻过程包括:执行所述至少一个蚀刻过程使得所述楔形侧壁是线性的和弯曲的中的任何一种。
24.如权利要求19所述的方法，还包括:在所述硅化物层上形成电介质层，使得所述电介质层横向定位得与所述下部相对地邻近所述电介质间隔件，并且还垂向定位在所述硅化物层的所述部分和所述上部的所述楔形侧壁之间。
25.如权利要求19所述的方法，其中，形成所述内基极包括:在硅衬底上外延生长硅层和娃锗层中的任何一种。
【文档编号】H01L21/02GK103563050SQ201280026251
【公开日】2014年2月5日 申请日期:2012年5月25日 优先权日:2011年6月8日
【发明者】M·W·坎特尔, T·多恩, J·A·利维, 刘奇志, 威廉·J.·墨菲, 克里斯塔·R·威利兹 申请人:国际商业机器公司