带变阻器功能的层叠型半导体陶瓷电容器及其制造方法
【专利摘要】关于形成半导体陶瓷层(1a～1g)的半导体陶瓷，Sr位与Ti位的配合摩尔比m为1.000≤m≤1.020，施主元素被固溶于晶粒中，并且受主元素以相对于上述Ti元素100摩尔为0.5摩尔以下(优选为0.3～0.5摩尔)的范围存在于晶界层中，以相对于上述Ti元素100摩尔为0.15摩尔以上3.0摩尔以下的范围含有Zr元素，且晶粒的平均粒径在1.5μm以下。由此实现了下述SrTiO3系晶界绝缘型的带变阻器功能的层叠型半导体陶瓷电容器：其能确保可经受实用性的绝缘性能的同时提高产品成品率，并且具有良好的ESD耐压且适于量产性。
【专利说明】带变阻器功能的层叠型半导体陶瓷电容器及其制造方法
【技术领域】
[0001]本发明涉及带变阻器功能的层叠型半导体陶瓷电容器及其制造方法，更详细而言涉及利用了 SrTiO3系晶界绝缘型的半导体陶瓷的带变阻器功能的层叠型半导体陶瓷电容器及其制造方法。
【背景技术】
[0002]伴随近年来电子学技术的发展，移动电话和笔记本电脑等的便携式电子设备、汽车等中搭载的车载用电子设备普及的同时，要求电子设备的小型化、多功能化。
[0003]然而，为了实现电子设备的小型化、多功能化，越来越多地采用各种1C、LSI等半导体元件，伴随于此，电子设备的抗噪性不断降低。
[0004]为此，以往进行了以下尝试:在各种1C、LSI的电源线上，作为旁路电容器，配置了薄膜电容器、层叠型陶瓷电容器、半导体陶瓷电容器等，由此来确保电子设备的抗噪性。
[0005]特别是广泛进行了以下尝试:在导航、汽车音响、车载ECU等中，将静电电容为InF左右的电容器与外部端子，由此来吸收高频噪声。
[0006]然而，虽然这些电容器对高频噪声的吸收表现出优异的性能，但电容器本身不具有吸收高电压脉冲、静电的功能。因此一旦这种高电压脉冲、静电侵入电子设备内，就会有导致电子设备的误动作或半导体元件的破损的危险。特别是，若静电电容变为InF左右的低电容，则ESD (Electro-Static Discharge 静电放电”)耐压变得极低(例如，2kV~4kV左右)，从而有导致电容器本身破损的危险。
·[0007]为此，以往进行了以下尝试:如图2(a)所示，对将外部端子101与IC102连接的电源线103上所连接的电容器104，并联设置齐纳二极管105，或者如图2(b)所示，对上述电容器104，并联设置变阻器106，由此来确保ESD耐压。
[0008]然而，在如上述那样对电容器104并联设置了齐纳二极管105或变阻器106的情况下，不仅元件个数增加导致成本高，而且还必须确保设置空间，从而有导致设备大型化的危险。
[0009]因此，只要能使电容器具备变阻器功能，就不要齐纳二极管或变阻器，如图3所示，即使对于ESD耐压也能仅以电容器来应对，由此设计的标准化也变得容易，能提供具有附加价值的电容器。
[0010]另外，在专利文献I中提出了下述的带变阻器功能的层叠型半导体陶瓷电容器:由SrTiO3系晶界绝缘型形成半导体陶瓷，同时Sr位与Ti位的配合摩尔比m为1.000<m^ 1.020，施主元素被固溶于晶粒中，并且受主元素以相对于上述Ti元素100摩尔为
0.5摩尔以下(但不包含O摩尔。)的范围存在于晶界层中，且晶粒的平均粒径为Ι.Ομπι以下。
[0011]在该专利文献I中，半导体陶瓷通过具备上述组成，从而能得到绝缘性和ESD耐压良好、能实现薄层化、小型化的具有变阻器功能的层叠型的晶界绝缘型半导体陶瓷电容器。
[0012]在先技术文献[0013]专利文献
[0014]专利文献1:国际公开2008/004389号
【发明内容】
[0015]发明要解决的课题
[0016]然而，专利文献I的带变阻器功能的层叠型半导体陶瓷电容器虽然具有30kV以上的ESD耐压和比电阻1gP为9.7以上的良好的绝缘性，但若静电电容低电容化为InF左右，则绝缘性能产生大的偏差，因此存在产品成品率降低，量产性劣化的问题。
[0017]本发明正是鉴于这样的问题而做出的发明，其目的在于提供一种能确保可经受实用性的绝缘性能的同时实现产品成品率的提高，并且具有良好的ESD耐压的适于量产性的SrTiO3系晶界绝缘型的带变阻器功能的层叠型半导体陶瓷电容器及其制造方法。
[0018]用于解决课题的手段
[0019]本
【发明者】为了实现上述目的而对SrTiO3系晶界绝缘型半导体陶瓷进行了锐意研究，发现:通过按照Sr位与Ti位的配合摩尔比成为1.000 ^ m ^ 1.020的方式调整Sr位与Ti位的配合摩尔比m，进而以相对于Ti元素100摩尔为0.15~3.0摩尔的范围添加Zr元素和规定量的受主元素并进行热处理，由此能确保可经受实用性的绝缘性能的同时提高产品成品率，且能得到良好的ESD耐压。
[0020]本发明正是基于这些发现而做出的，本发明所涉及的带变阻器功能的层叠型半导体陶瓷电容器(以下，仅称作“层叠型半导体陶瓷电容器”。)，其具有:通过将由SrTiO3系晶界绝缘型的半导体陶瓷形成的多个半导体陶瓷层与多个内部电极层交替地层叠并进行烧制而成的层叠烧结体；和在该层叠烧结体的两端部与上述内部电极层电连接的外部电极，该带变阻器功能的层叠型半导体·陶瓷电容器的特征在于，关于上述半导体陶瓷，Sr位与Ti位的配合摩尔比m为1.0001.020，施主元素被固溶于晶粒中，并且受主元素相对于上述Ti元素100摩尔以0.5摩尔以下(但不含O摩尔。)的范围存在于晶界层中，以相对于上述Ti元素100摩尔为0.15摩尔以上3.0摩尔以下的范围含有Zr元素，且晶粒的平均粒径在1.5 μ m以下。
[0021]另外，为了确保所希望的ESD耐压的同时确保更良好的电气特性与绝缘性，优选以相对于上述Ti元素100摩尔为0.3~0.5摩尔的范围含有上述受主元素。
[0022]即，本发明的层叠型半导体陶瓷电容器，优选以相对于上述Ti元素100摩尔为
0.3~0.5摩尔的范围含有上述受主元素。
[0023]另外，本发明的层叠型半导体陶瓷电容器优选上述受主元素包含Mn、Co、Ni以及Cr之中的至少I种元素。
[0024]另外，本发明的层叠型半导体陶瓷电容器优选上述施主元素包含La、Nd、Sm、Dy、Nb以及Ta之中的至少I种元素。
[0025]另外，本发明的层叠型半导体陶瓷电容器，优选以相对于上述Ti元素100摩尔为
0.1摩尔以下的范围含有低熔点氧化物。
[0026]进而，本发明的层叠型半导体陶瓷电容器，优选上述低熔点氧化物是Si02。
[0027]另外，本发明所涉及的层叠型半导体陶瓷电容器的制造方法是使用了 SrTiO3系晶界绝缘型的半导体陶瓷的带变阻器功能的层叠型半导体陶瓷电容器的制造方法，其特征在于，包括:煅烧粉末制作工序，按照Sr位与Ti位的配合摩尔比m成为1.0OOSmS 1.020的范围的方式称量含有施主化合物的陶瓷原料并进行混合粉碎，之后进行煅烧处理来制作煅烧粉末；热处理粉末制作工序，按照相对于Ti元素100摩尔为0.5摩尔以下(但不含O摩尔。)的方式称量受主化合物，并且按照相对于Ti元素100摩尔为0.15摩尔以上3.0摩尔以下的方式称量Zr化合物，将该Zr化合物以及上述受主化合物与上述煅烧粉末混合，进行热处理来制作热处理粉末；层叠体形成工序，对上述热处理粉末实施成形加工来制作陶瓷生片，其后交替地层叠内部电极层与陶瓷生片来形成层叠体；和烧制工序，在还原气氛下，对上述层叠体进行一次烧制处理后，在弱还原气氛下、大气气氛下或者氧化气氛下，进行二次烧制处理。
[0028]另外，本发明的层叠型半导体陶瓷电容器的制造方法，优选上述煅烧处理中的煅烧温度比上述一次烧制处理中的烧制温度高。
[0029]发明效果
[0030]根据本发明的层叠型半导体陶瓷电容器，关于形成半导体陶瓷层的半导体陶瓷，由于Sr位与Ti位的配合摩尔比m为1.000 < m < 1.020，施主元素被固溶于晶粒中，并且受主元素以相对于上述Ti元素100摩尔为0.5摩尔以下(但不含O摩尔。)的范围存在于晶界层中，以相对于上述TilOO摩尔为0.15摩尔以上3.0摩尔以下的范围含有Zr元素，且晶粒的平均粒径在1.5 μ m以下，所以即使Sr位与Ti位的配合摩尔比m与化学计量比相比过程或者Sr位与化学计量比相比过剩，也能得到下述的层叠型半导体陶瓷电容器:其能确保可充分地经受实用性的绝缘性能的同时提高产品成品率，并且具有良好的ESD耐压且适于量产性。
[0031]具体地说，即使静电电容低电容化为InF左右，也能得到下述的层叠型半导体陶瓷电容器:其 具有30kV以上的ESD耐压，能确保绝缘电阻1gIR在8.5以上，具有85%以上的产品成品率，具有良好的可靠性且适于量产性。
[0032]另外，根据本发明的层叠型半导体陶瓷电容器的制造方法，是利用了 SrTiO3系晶界绝缘型的半导体陶瓷的带变阻器功能的层叠型半导体陶瓷电容器的制造方法，其包括:煅烧粉末制作工序，按照Sr位与Ti位的配合摩尔比m成为1.000≤m≤1.020的范围的方式称量含有施主化合物的陶瓷原料并进行混合粉碎，之后进行煅烧处理来制作煅烧粉末；热处理粉末制作工序，按照相对于Ti元素100摩尔为0.5摩尔以下(但不含O摩尔。)的方式称量受主化合物，并且按照相对于Ti元素100摩尔为0.15摩尔以上3.0摩尔以下的方式称量Zr化合物，将该Zr化合物以及上述受主化合物与上述煅烧粉末混合，进行热处理来制作热处理粉末；层叠体形成工序，对上述热处理粉末实施成形加工来制作陶瓷生片，其后交替地层叠内部电极层与陶瓷生片来形成层叠体；和烧制工序，在还原气氛下，对上述层叠体进行一次烧制处理后，在弱还原气氛下、大气气氛下或者氧化气氛下，进行二次烧制处理,所以即使Sr位与Ti位的配合摩尔比m为1.000 < m < 1.020，通过在热处理粉末制作工序中添加Zr化合物并进行热处理，从而也能制造产品成品率良好，具有可充分地经受实用性的绝缘性能，并且具有良好的ESD耐压且适于量产性的层叠型半导体陶瓷电容器。
【专利附图】
【附图说明】
[0033]图1是示意性表示本发明所涉及的层叠型半导体陶瓷电容器的一实施方式的剖面图。
[0034]图2是将齐纳二极管或者变阻器与电容器并联设置的情况下的电路图。
[0035]图3是使电容器具有变阻器功能的情况下的电路图。
【具体实施方式】
[0036]接下来，详细说明本发明的实施方式。
[0037]图1是示意性表示本发明所涉及的层叠型半导体陶瓷电容器的一实施方式的剖面图。
[0038]层叠型半导体陶瓷电容器具备元件主体1、和形成于该元件主体I两端部的外部电极3a、3b。
[0039]元件主体1由 将多个半导体陶瓷层Ia~Ig和多个内部电极层2a~2f交替地层叠并进行烧制而得到的层叠烧结体构成，一方的内部电极层2a、2c、2e露出到元件主体I的一方的端面，并与一方的外部电极3a电连接,另一方的内部电极层2b、2d、2f露出到兀件主体I的另一方的端面，并与另一方的外部电极3b电连接。
[0040]从微观上来看，半导体陶瓷层Ia~Ig由半导体所构成的多个晶粒、和形成于晶粒周围的晶界层构成(未图示)，晶粒彼此隔着晶界层而形成静电电容。另外，它们在内部电极层2a、2c、2e与内部电极层2b、2d、2f的对置面间串联或者并联连接，由此作为整体得到所希望的静电电容。
[0041]上述半导体陶瓷层Ia~Ig由SrTiO3系晶界绝缘型的半导体陶瓷形成。另外，关于该半导体陶瓷，Sr位与Ti位的配合摩尔比m( = Sr位/Ti位)被设为1.000 ≤ m ≤1.020，施主元素被固溶于晶粒中，并且受主元素以相对于Ti元素100摩尔为0.5摩尔以下(但不含O摩尔。)的范围存在于晶界层中，以相对于上述Ti元素100摩尔为0.15摩尔以上3.0摩尔以下的范围含有Zr元素，且晶粒的平均粒径被设为1.5 μ m以下。
[0042]由此，能得到下述的带变阻器功能的层叠型半导体陶瓷电容器:其能确保可充分地经受实用性的绝缘性能的同时实现产品成品率的提高，并且具有良好的ESD耐压并适于量产性。
[0043]接下来，对将配合摩尔比m、受主元素以及Zr元素的摩尔含量设为上述范围的理由进行详细说明。
[0044](1)配合摩尔比m
[0045]通过与化学计量组成(=1.000)相比过剩地设定Sr位的摩尔含量，由此能抑制晶粒粗大化的同时，防止绝缘电阻降低。即，通过与化学计量组成相比过剩地添加Sr，由此未固溶于晶粒而在晶界层析出的Sr抑制粒生长，由此得到微粒的晶粒。而且，这样的微粒的晶粒被认为使氧容易到达晶界层促进肖特基势垒的形成，由此能防止绝缘电阻降低。
[0046]另外，在配合摩尔比m为化学计量组成的情况下，由于抑制陶瓷的粒生长的物质没有存在于晶界层，所以晶粒虽然会导致若干的粗大化，但实用上，能确保足够的绝缘性能的同时，能将平均粒径抑制在1.5μM以下。
[0047]另一方面，若配合摩尔比m超过1.020，则为固溶于晶粒而在晶界层析出的Sr变得过剩，即使含有后述的Zr元素也难以提高产品成品率。
[0048]为此，在本实施方式中，配合摩尔比m被调制为1.000≤m≤1.020。[0049](2)受主元素的摩尔含量
[0050]通过使受主元素存在于晶界层中，由此晶界层形成进行电气活化的能级(晶界能级)并促进肖特基势垒的形成，由此绝缘电阻得到提高，能得到具有良好的绝缘性的层叠型半导体陶瓷电容器。
[0051 ] 然而，若受主元素的摩尔含量相对于Ti元素100摩尔超过0.5摩尔，则会导致ESD耐压降低，因此不优选。
[0052]为此，在本实施方式中，按照不导致ESD降低的方式，以相对于Ti元素100摩尔为
0.5摩尔以下(但不含O摩尔。)的范围含有受主元素，实现绝缘性的提高。
[0053]再者，为了确保所希望的ESD耐压的同时得到所希望的静电电容以及良好的绝缘性(绝缘电阻)，优选以相对于Ti元素100摩尔为0.3~0.5摩尔的范围含有受主元素。
[0054]另外，作为这样的受主元素，只要是能起到作为受主的作用的元素就没有特别限定，可以使用Mn、Co、N1、Cr等,但特别优选使用Mn。
[0055](3) Zr元素的摩尔含量
[0056]通过如上述那样将配合摩尔比m设为1.000 ^ 1.020，由此能将平均晶粒设为
1.5 μ m以下的微粒，但是在该配合摩尔比m的情况下存在导致产品成品率降低的危险。
[0057]即，在使Sr位的摩尔含量为化学计量组成或者与化学计量组成相比过剩的情况下，在静电电容为InF左右的低电容化制品中，若进行量产，则在产品间，绝缘性能产生大的偏差，其结果，产品成品率降低，量·产性劣化。这被认为是因为未固溶于晶粒而在晶界层析出的Sr多少阻碍结晶晶界的绝缘化，伴随配合摩尔比m的增加会更加显著。
[0058]为此，在本实施方式中，通过含有相对于Ti元素100摩尔为0.15摩尔以上3.0摩尔以下的Zr兀素，由此使广品成品率提闻。
[0059]即，根据本
【发明者】的研究结果可知，即使在配合摩尔比m成为1.000以上、Sr未固溶于晶粒而在晶界层析出的情况下，若配合摩尔比m在1.020以下，则通过添加Zr元素并进行热处理，由此产品成品率得到提高。这被认为是因为通过在被合成的煅烧粉末中添加Zr元素并进行热处理，使Zr偏析于晶界层，由此在晶界层析出的Sr通过Zr被补偿，能抑制Sr阻碍晶界绝缘化。这样，Zr被认为具有对在晶界层析出的Sr进行补偿的作用，由此能够提闻广品成品率。
[0060]另外，为此Zr元素的摩尔含量相对于Ti元素100摩尔需要至少为0.15摩尔。
[0061]另一方面，若Zr元素的摩尔含量相对于TilOO摩尔超过3.0摩尔，则偏析于晶界层并有助于晶粒的微粒化的Sr量相对减少，其结果，晶粒的平均粒径粗大化，绝缘性的降低变得显著，而且ESD耐压也降低。
[0062]为此，在本实施方式中，按照相对于Ti元素100摩尔为0.15摩尔以上3.0摩尔以下的方式含有Zr元素。
[0063]再者，通过使施主元素固溶于晶粒中，从而陶瓷被半导体化。即，为了在还原气氛下进行烧制处理而将陶瓷半导体化，使施主元素固溶于晶粒中，但施主元素的含有量没有特别限定。但是，在施主元素相对于Ti元素100摩尔不足0.2摩尔的情况下，存在导致静电电容过度降低的危险。另一方面，若施主元素相对于Ti元素100摩尔超过1.2摩尔，则存在烧制温度的允许温度幅度变窄的危险。
[0064]因此，施主元素的摩尔含量相对于Ti元素100摩尔为0.2~1.2摩尔，最好是0.4~1.0摩尔。
[0065]另外，作为这样的施主元素没有特别限定，例如，在使施主元素固溶于Sr位的情况下，可以使用La、Nd、Sm、Dy等，在使施主元素固溶于Ti位的情况下，可以使用Nb、Ta等。
[0066]另外，在上述半导体陶瓷中，优选以相对于Ti元素100摩尔为0.1摩尔以下的范围添加低熔点氧化物，通过添加这样的低熔点氧化物，由此能提高烧结性的同时，能促进上述受主元素向晶界层偏析。
[0067]再者，将低熔点氧化物的摩尔含量设为上述范围的理由是，若其摩尔含量相对于Ti元素100摩尔超过0.1摩尔，则存在导致静电电容过度降低，得不到所希望的电气特性的危险。
[0068]另外，作为低熔点氧化物，没有特别限定，可以使用SiO2、含有B或碱金属元素(K、L1、Na等)的玻璃陶瓷、铜-钨盐等，但优选使用Si02。[0069]再者，通过与上述的组成范围相结合地控制Ti化合物的比表面积或煅烧温度(calcination temperature)、烧制温度(firing temperature)等的制造条件,从而能将半导体陶瓷的晶粒的平均粒径容易地控制在1.5 μ m以下。
[0070]这样在本实施方式中，作为形成半导体陶瓷层Ia~Ig的半导体陶瓷，由于Sr位与Ti位的配合摩尔比m为1.000≤m≤1.020，La、Nd、Sm、Dy、Nb、Ta等的施主元素固溶于晶粒中，并且Mn、Co、N1、Cr等的受主元素以相对于上述Ti元素100摩尔为0.5摩尔以下(优选为0.3~0.5摩尔)的范围存在于晶界层中，以相对于Ti元素100摩尔为0.15~
3.0摩尔的范围含有Zr元素，且晶粒的平均粒径在1.5μπι以下，所以能得到下述的层叠型半导体陶瓷电容器:能够确保可充分经受实用性的绝缘性能的同时实现产品成品率的提高，并且具有良好的ESD耐压且适于量产性。
[0071]具体地说，能得到下述的层叠型半导体陶瓷电容器:即使静电电容低电容化为InF左右，也能具有30kV以上的ESD耐压，绝缘电阻1gIR能确保8.5以上，具有85%以上的产品成品率，具有良好的可靠性且适于量产性。
[0072]接下来，对上述层叠型半导体陶瓷电容器的制造方法的一实施方式进行说明。
[0073]首先,作为陶瓷原料(ceramic raw materials),分别准备SrCO3等的Sr化合物、含有La或Sm等的施主元素的施主化合物、以及例如比表面积在10m2/g以上(平均粒径:约0.1 μ m以下)的TiO2等微粒的Ti化合物，并称量规定量。
[0074]接着,在该称量物中添加规定量(例如，I~3重量份:parts by weight)的分散剂，并将其与PSZ (PartialIy Stabilized Zirconia ;“部分稳定化氧化错”)球等的粉碎介质以及纯水一起投入球磨机，在该球磨机内充分地进行湿式混合制成浆。
[0075]接下来，在使该浆蒸发干燥后，在大气气氛下，以规定温度(例如，1300°C~1450°C )进行2小时左右的煅烧处理，制成固溶了施主元素的煅烧粉末。
[0076]接着，按照Zr元素相对于Ti元素100摩尔为0.15~3.0摩尔的方式称量Zr化合物，另外，按照Mn或Co等的受主元素的摩尔含量相对于Ti元素100摩尔为0.5摩尔以下(优选0.3~0.5摩尔)的方式称量受主化合物，进而按照SiO2等的低熔点氧化物的摩尔含量相对于Ti元素100摩尔为O~0.1摩尔的方式进行称量。接着，添加这些Zr化合物、受主化合物以及低熔点氧化物、和上述煅烧粉末以及纯水，并根据需要添加分散剂，再度将其与上述粉碎介质一起投入球磨机，在该球磨机内充分地进行湿式混合。其后，使其蒸发干燥，在大气气氛下，以规定温度(例如，500~700°C )进行5小时左右的热处理，制成热处
理粉末。
[0077]接下来，在该热处理粉末中，适当地添加甲苯、乙醇等的有机溶剂或有机粘合剂、消泡剂、阳离子表面活性剂等并充分地进行湿式混合，由此得到陶瓷浆。
[0078]接下来，使用刮刀法、唇式涂布法、模涂法等的成形加工法对陶瓷浆实施成形加工，按照烧制后的厚度为规定厚度(例如，I~2μπι左右)的方式制作陶瓷生片。
[0079]接着，使用内部电极用导电性膏，在陶瓷生片上实施使用了丝网印刷法、照相凹版印刷法、或者真空蒸镀法、溅射法等的转印等，在上述陶瓷生片的表面形成规定图案的导电膜。
[0080]再者，作为内部电极用导电性膏所含有的导电性材料没有特别限定，但优选使用Ni或Cu等具有良好的导电性的贱金属材料。
[0081]接着，在将被形成有导电膜的陶瓷生片沿着规定方向层叠多个，并且层叠了没有形成导电膜的外层用的陶瓷生片后，进行压接，切断为规定尺寸，而制成层叠体。
[0082]然后，在大气气氛下，以温度300~500°C进行2小时左右的脱粘合剂处理。接着，按照H2气体与N2气体成为规定的流量比(例如，H2/N2 = 1/1000~1/100)的方式使用被设定成还原气氛的烧制炉，在该烧制炉内，以1200~1250°C的温度进行2小时左右的一次烧制，将层叠体半导体化。
[0083]通过将这样煅烧处理中的煅烧温度(1300~1450°C )设定为高于一次烧制处理中的烧制温度(1200~1250°C )，由此在一次烧制处理中机会不会发生促进晶粒的粒生长，能抑制晶粒粗大化。另外，能在煅烧粉末制作时控制煅烧处理，使得晶粒的平均粒径在1.5 μ m以下。
[0084]再者，在想要在一次烧制处理时在1.5μπι以下的范围内将晶粒的平均粒径设为较大的情况下，能将一次烧制处理的烧制温度在1200~1250°C的范围内设定在高温侧。
[0085]另外，即使在将一次烧制处理的烧制温度设为高于煅烧温度的情况下，通过尽可能地使双方的温度接近，从而能将晶粒的平均粒径抑制在1.5 μ m以下。
[0086]另外，在这样将层叠体半导体化后，在弱还原气氛下、大气气氛下或者氧化气氛下，按照Ni或Cu等的内部电极材料不氧化的方式以600~900°C的低温度进行I小时左右的二次烧制。然后，将半导体陶瓷再氧化形成晶界绝缘层，由此制成由被埋设了内部电极2的层叠烧结体构成的元件主体I。
[0087]接下来，在元件主体I的两端部涂覆外部电极用导电性膏，进行烘烧处理，形成外部电极3a、3b，由此制造层叠型半导体陶瓷电容器。
[0088]再者，作为外部电极3a、3b的形成方法，也可以利用印刷、真空蒸镀或者溅射等来形成。另外，在未烧制的层叠体的两端部涂覆了外部电极用导电性膏后，也可以与层叠体同时地实施烧制处理。
[0089]关于外部电极用导电性膏所含有的导电性材料没有特别限定，但优选使用Ga、In、N1、Cu等的材料,进而也能在这些电极上形成Ag电极。
[0090]这样在本实施方式中，对包含施主化合物的陶瓷原料进行称量并混合粉碎，使得Sr位与Ti位的配合摩尔比m为1.000≤m≤1.020的范围，进行煅烧处理而制成了煅烧粉末后，称量Zr化合物，使得相对于Ti元素100摩尔为0.15摩尔以上3.0摩尔以下，并将其与规定量的受主化合物一起与上述煅烧粉末混合进行热处理，所以即使Sr位与Ti位的配合摩尔比m与化学计量比相比过剩或者Sr位与化学计量比相比过剩，也能得到下述的层叠型半导体陶瓷电容器:其确保可充分地经受实用性的绝缘性能的同时，实现产品成品率的提高，并且具有良好的ESD耐压且适于量产性。
[0091]再者，本发明并不限定于上述实施方式。例如，在上述实施方式中，虽然用固相法来制作固溶体，但固溶体的制作方法没有特别限定，例如可以使用水热合成法、溶胶-凝胶法、加水分解法、共沉淀法等任意的方法。
[0092]接下来，对本发明的实施例具体地进行说明。
[0093]实施例
[0094]〔试料的制作〕
[0095]作为陶瓷原料准备SrC03、比表面积为30m2/g (平均粒径:约30nm)的TiO2以及作为施主化合物的LaCl3、SmCl3以及NdCl3。然后，按照施主元素的含有量相对于Ti元素100摩尔成为表I所示那样来称量上述施主化合物，进而，按照Sr位与Ti位的配合摩尔比m (=Sr位/Ti位)成为表I所示那样来称量SrCO3以及Ti02。接着，对这些称量物100重量份，添加3重量份的聚羧酸铵盐(ammonium polycarboxylate)作为分散剂后，与作为粉碎介质的直径2_的PSZ球以及纯水一起投入球磨机，在该球磨机内进行16小时的湿式混合制成浆。
[0096]接下来，使该浆蒸发干燥后，在大气气氛下，以1350°C的温度实施2小时的煅烧处理，得到施主元素固溶于晶粒的煅烧粉末。
[0097]接下来，对上述煅烧粉末，按照Zr元素相对于Ti元素100摩尔的摩尔含量成为表I所示那样来添加ZrO2，按照Mn元素相对于Ti元素100摩尔的含有量成为表I所示那样添加MnCO3,另外按照SiO2相对于Ti元素100摩尔的摩尔含量成为0.1摩尔的方式添加SiO2，进而按照分散剂为I重量％的方式添加了该分散剂。然后，再次与直径2mm的PSZ球以及纯水一起投入球磨机，在该球磨机内进行16小时的湿式混合。再者，也可以取代MnCO3而使用MnCl2水溶液或MnO2溶胶。另外，也可以取代SiO2而使用氮氧化硅膜(Si (OC2H5) 4)。
[0098]然后，使其蒸发干燥，在大气气氛下，以600°C进行5小时的热处理，得到热处理粉末。
[0099]接下来，将适量的甲苯、乙醇等的有机溶剂以及分散剂添加到上述热处理粉末中，并再次与直径2_的PSZ球一起投入到球磨机中，在该球磨机内以湿式进行16小时混合。然后，添加适量的作为有机粘合剂的聚乙烯醇缩丁醛(PVB)或作为可塑剂的邻苯二甲酸二辛酯(DOP)，进而添加适量的阳离子表面活性剂，以湿式进行1.5小时的混合处理，由此制成陶瓷楽.。
[0100]接下来，使用唇式涂布法对该陶瓷浆实施成形加工而制成陶瓷生片，接着，使用以Ni为主成分的内部电极用导电性膏在陶瓷生片上实施丝网印刷，在上述陶瓷生片的表面形成了规定图案的导电膜。
[0101]接着，将形成了导电膜的陶瓷生片沿规定方向层叠多个后，层叠没有形成导电膜的外层用的陶瓷生片，其后进行热压接使得厚度为0.7mm左右，得到陶瓷生片与内部电极交替地层叠的层叠体。
[0102]此后，在氮气气氛中，以温度375°C进行2小时的脱粘合剂处理，接着，在被调制成H2: N2 = I: 100的流量比的还原气氛下，以1250°C的温度对层叠体实施2小时的一次烧制，将层叠体半导体化。再者，烧制温度被设定为对于各试料而言CR乘积为极大的温度。
[0103]接着，在大气气氛下，以700°C的温度进行I小时的二次烧制并实施再氧化处理，其后，对端面进行研磨而制成元件主体(层叠烧结体)。接着，对该元件主体的两端面实施溅射，而形成了由N1-Cr层、N1-Cu层、Ag层构成的三层构造的外部电极。接着，实施电镀，依次在外部电极的表面形成Ni皮膜以及Sn皮膜，由此制成试料编号I?19的试料。再者，所得到的各试料的外径尺寸为长度L: 1.0mm，宽度W:0.5mm，厚度T:0.5mm，层叠数为10层。
[0104]〔试料的评价〕
[0105]接下来，对试料编号I?19的各试料3个进行树脂加固，沿着各试料的宽度方向进行研磨，在宽度方向的约1/2的位置得到研磨剖面。接着，对该研磨剖面进行化学腐蚀，并用扫描式电子显微镜(SEM)进行观察，对该SEM照片进行图像解析。然后，按照JIS标准(R1670)，换算成圆当量直径来求出晶粒的平均粒径，并计算3个试料的平均值，设为平均结晶粒径。
[0106]另外，对于各试料100个，使用阻抗分析器(Agilent Technologies公司制:HP4194A)，在频率1kHz、电压IV的条件下测定静电电容，求出100个试料的平均值。
[0107]进而，对各试料100个，依照作为ESD的抗扰性试验标准的IEC61000-4-2 (国际标准)，正反实施10次，使其接触放电来测定ESD耐压，求出100个试料的平均值。
[0108]另外，对于各试料100个，施加50V的直流电压I分钟，根据其漏电流来测定绝缘电阻IR，并求出平均值。进而对于各试料100个，计数具有50ΜΩ以上的绝缘电阻的试料，求出产品成品率(％ )。
[0109]表I表示了试料编号I?19的组成以及测定结果。再者，绝缘电阻IR用常用对数(1gIR)表示其平均值。
[0110][表I]
【权利要求】
1.一种带变阻器功能的层叠型半导体陶瓷电容器，其具有:通过将由SrTiO3系晶界绝缘型的半导体陶瓷形成的多个半导体陶瓷层与多个内部电极层交替地层叠并进行烧制而成的层叠烧结体；和在该层叠烧结体的两端部与上述内部电极层电连接的外部电极， 该带变阻器功能的层叠型半导体陶瓷电容器的特征在于， 关于上述半导体陶瓷，Sr位与Ti位的配合摩尔比m为1.000 < m < 1.020，施主元素被固溶于晶粒中，并且受主元素相对于上述Ti元素100摩尔以0.5摩尔以下的范围存在于晶界层中，其中上述0.5摩尔以下并不含O摩尔， 以相对于上述Ti元素100摩尔为0.15摩尔以上3.0摩尔以下的范围含有Zr元素，且晶粒的平均粒径在1.5 μ m以下。
2.根据权利要求1所述的带变阻器功能的层叠型半导体陶瓷电容器，其特征在于， 以相对于上述Ti元素100摩尔为0.3~0.5摩尔的范围含有上述受主元素。
3.根据权利要求1或2所述的带变阻器功能的层叠型半导体陶瓷电容器，其特征在于， 上述受主元素包含Mn、Co、Ni以及Cr之中的至少I种元素。
4.根据权利要求1~3中的任一项所述的带变阻器功能的层叠型半导体陶瓷电容器，其特征在于， 上述施主元素包含La、Nd、Sm、Dy、Nb以及Ta之中的至少I种元素。
5.根据权利要求1~4中的任一项所述的带变阻器功能的层叠型半导体陶瓷电容器，其特征在于， 以相对于上述Ti元素100摩尔为0.1摩`尔以下的范围含有低熔点氧化物。
6.根据权利要求5所述的带变阻器功能的层叠型半导体陶瓷电容器，其特征在于， 上述低熔点氧化物是SiO2。
7.一种利用了 SrTiO3系晶界绝缘型的半导体陶瓷的带变阻器功能的层叠型半导体陶瓷电容器的制造方法，其特征在于，包括: 煅烧粉末制作工序，按照Sr位与Ti位的配合摩尔比m成为1.000 ^ m ^ 1.020的范围的方式称量含有施主化合物的陶瓷原料并进行混合粉碎，之后进行煅烧处理来制作煅烧粉末； 热处理粉末制作工序，按照相对于Ti元素100摩尔为0.5摩尔以下的方式称量受主化合物，其中0.5摩尔以下并不含O摩尔，并且按照相对于Ti元素100摩尔为0.15摩尔以上3.0摩尔以下的方式称量Zr化合物，将该Zr化合物以及上述受主化合物与上述煅烧粉末混合，进行热处理来制作热处理粉末； 层叠体形成工序，对上述热处理粉末实施成形加工来制作陶瓷生片，其后交替地层叠内部电极层与陶瓷生片来形成层叠体；和 烧制工序，在还原气氛下，对上述层叠体进行一次烧制处理后，在弱还原气氛下、大气气氛下或者氧化气氛下，进行二次烧制处理。
8.根据权利要求7所述的带变阻器功能的层叠型半导体陶瓷电容器的制造方法，其特征在于， 上述煅烧处理中的煅烧温度比上述一次烧制处理中的烧制温度高。
【文档编号】H01G4/30GK103858193SQ201280050680
【公开日】2014年6月11日 申请日期:2012年10月16日 优先权日:2011年10月20日
【发明者】川本光俊 申请人:株式会社村田制作所