Mosfet的bto结构制造工艺方法
【专利摘要】本发明公开了一种MOSFET的BTO结构制造工艺方法，包括：步骤1、在N型外延层上沉积一层ONO结构的硬掩膜板，并用干法刻蚀将硬掩膜板开口；步骤2、进行沟槽刻蚀，并在沟槽表面生长一层热氧化层，再在硅片表面整体沉积一层氮化硅层；步骤3、在所述沟槽中开始沉积多晶硅，接着做对晶硅采用回刻工艺，使所述沟槽底部的多晶硅的厚度为所需要的厚度；步骤4、对所述沟槽底部的多晶硅进行氧化，使其转变为氧化物；步骤5、用湿法刻蚀方式去掉所述氮化硅层，硬掩膜板及沟道中裸露在外的所述热氧化层与氮化硅的结合层，接着在沟槽中热生长栅氧化层，形成多晶硅栅；步骤6、按照MOSFET后续工艺流程，最终形成MOSFET结构。本发明能避免了使用HDP?Oxide的方式引起的工艺控制的难点。
【专利说明】MOSFET的BTO结构制造工艺方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种MOSFET的BTO结构制造工艺方法。
【背景技术】
[0002]对于功率绝缘栅场效应晶体管(MOSFET)，传统的底部后氧化层(BTO)其基本都采用高密度等离子体养护层(HDP Oxide)的方式沉积，再用化学机械研磨(CMP)和湿法刻蚀(wet etch)的方式将氧化层刻蚀到需要的厚度，由于此方法会使沟槽(trench)底部的氧化层厚度的均匀性比较难控制，而且高密度等离子体也会导致(trench)底部的硅蚀刻(silicon etch),因此这种方式决定沟槽(trench)底部的氧化层厚度波动(oxide thkvariation)和trench顶端的娃蚀刻(silicon etch)是工艺控制的一个难点。
【发明内容】
[0003]本发明所要解决的技术问题是提供一种MOSFET的BTO结构制造工艺方法，能避免采用HDP Oxide引起的工艺控制难点。
[0004]为解决上述技术问题，本发明提供的一种MOSFET的BTO结构制造工艺方法，包括:
[0005]步骤1、在N型外延层上沉积一层氧化硅-氮化硅-氧化硅结构的硬掩膜板，并用干法刻蚀将硬掩膜板开口；
[0006]步骤2、在所述硬掩膜板开口位置进行沟槽刻蚀，并在沟槽表面生长一层热氧化层，再在娃片表面整体沉积一层氮化娃层，即在沟槽表面形成一层热氧化层与氮化娃的结合层；
[0007]步骤3、在所述沟槽中开始沉积多晶硅，接着做对晶硅采用回刻工艺，使所述沟槽底部的多晶硅的厚度为1000-3000埃；
[0008]步骤4、对所述沟槽底部的多晶硅进行氧化，使其全部转变为氧化物；
[0009]步骤5、所述多晶硅氧化做完之后，用湿法刻蚀方式去掉所述氮化硅层、所述硬掩膜板及沟道中裸露在外的所述热氧化层与氮化硅的结合层，接着在沟槽中热生长栅氧化层，完成之后再沟槽中沉积多晶硅，并进行多晶硅回刻及退火工艺，形成多晶硅栅。
[0010]进一步的，步骤I中所述氧化硅-氮化硅-氧化硅结构中，从上到下三者的厚度范围分别为 1000-3000 埃、100-1000 埃及 250-1000 埃。
[0011]进一步的，步骤2中所述热氧化层的厚度为100-1000埃。
[0012]进一步的，步骤2中所述热氧化层的厚度为250埃。
[0013]进一步的，步骤2中所述氮化硅层的厚度为10-1000埃。
[0014]进一步的，步骤2中所述氮化硅层的厚度为200埃。
[0015]进一步的，步骤I中所述氧化硅-氮化硅-氧化硅结构中，从上到下三者的厚度范围分别为2000埃、500埃及500埃。[0016] 本发明的提出了一种MOSFET的BTO结构制造工艺方法，使得沟槽底部的氧化层厚度的均匀性容易控制，并且避免了使用高密度等离子体养护层(HDPOxide)的方式导致的(trench)顶部的娃蚀刻的问题。
【专利附图】
【附图说明】
[0017]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0018]图1是本发明MOSFET的BTO结构制造工艺方法流程图；
[0019]图2a_2f是本发明MOSFET的BTO结构制造工艺方法各步骤结构示意图。
[0020]主要附图标记说明:
[0021 ]N型衬底21N型外延层22
[0022]硬掩膜板23氧化硅231
[0023]氮化硅232氧化硅233
[0024]氮化硅层23热氧化层与氮化硅的结合层25
[0025]多晶硅26氧化物27
[0026]栅氧化层28多晶硅栅29
[0027]P 阱 210源极 211
[0028]介质层212金属层213
[0029]接触口214
【具体实施方式】
[0030]为使贵审查员对本发明的目的、特征及功效能够有更进一步的了解与认识，以下配合附图详述如后。
[0031]如图1、图2a-图2f所示，本发明MOSFET的BTO结构制造工艺方法，包括:
[0032]步骤1、在N型外延层上沉积硬掩膜板并开口，具体的为:在N型外延层(NEpi)22上沉积一层0N0(0xide-SIN_0xide，氧化硅231-氮化硅232-氧化硅233)结构的硬掩膜板(hardmask)23，并用干法刻蚀(DRY Etch)将hardmask开口，如图2a，其中包括N型基底21。所述ONO结构中，从上到下三者的厚度分别为氧化硅231的厚度为1000-3000埃，氮化硅232的厚度为100-1000埃，氧化硅233的厚度为250-1000埃，优选的从上到下三者的厚度分别为2000埃、500埃及500埃。
[0033]步骤2、沟槽刻蚀,具体的为Hardmask开口刻蚀完之后,在所述开口位置进行沟槽刻蚀(trench etch),并在沟槽表面生长一层热氧化层(thermal Oxide),厚度可以为100-1000埃，优选的为250埃，再在硅片表面整体沉积一层氮化硅层(SIN) 24，厚度可以为10-1000埃，优选的为200埃，即在沟槽表面形成一层热氧化层与氮化硅的结合层(thermal0xide+SIN)25，如图 2b。
[0034]步骤3、沟槽底部沉积多晶硅，具体的为:在沟槽中开始沉积多晶硅(gatepoly)，接着做对晶硅采用回刻工艺(Poly etch back)，使沟槽底部的多晶硅26的厚度为所需要的厚度，该厚度可以为1000-3000埃，如图2c。
[0035]步骤4、将沟槽底部的多晶硅全部转化为氧化物，具体的为:对沟槽底部的多晶硅26进行氧化，由于多晶硅26下面以及多晶硅26以外区域全部有SIN保护，所以氧化反应只会发生在trench底部的多晶硅26上面，多晶硅26氧化完成之后，转变为氧化物27，如图2d。
[0036]步骤5、多晶硅栅的形成，具体的为:多晶硅26氧化做完之后，用湿法刻蚀方式去掉氮化硅层(SIN) 24，硬掩膜板(hardmask) 23及沟道中裸露在外的热氧化层与氮化硅的结合层(thermal Oxide+SIN) 25,接着在沟槽中热生长栅氧化层(Gate oxide) 28,完成之后再沟槽中沉积多晶硅栅(Gate Poly)，并进行多晶硅栅回刻及退火工艺，形成多晶硅栅29，如图2e。
[0037]步骤6、按照MOSFET后续工艺流程，最终形成MOSFET结构；具体的为:进行P阱注入(P-body Imp)并推进(P-Body drive in)形成P讲210,源极注入(N+Imp)形成源极211,沉积介质层(ILD deposit)并对其进行退火工艺(ILD anneal)形成介质层212,然后进行接触刻蚀(Contact etch)及注入，形成接触口 214，最后，在介质层212的上面进行金属沉积(Metal deposit)及刻蚀(Metal etch),形成金属层213,如图2f。
[0038]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种MOSFET的BTO结构制造工艺方法，其特征在于，包括: 步骤1、在N型外延层上沉积一层氧化硅-氮化硅-氧化硅结构的硬掩膜板，并用干法刻蚀将硬掩膜板开口； 步骤2、在所述硬掩膜板开口位置进行沟槽刻蚀，并在沟槽表面生长一层热氧化层，再在娃片表面整体沉积一层氮化娃层，即在沟槽表面形成一层热氧化层与氮化娃的结合层； 步骤3、在所述沟槽中开始沉积多晶硅，接着做对晶硅采用同刻工艺，使所述沟槽底部的多晶硅的厚度为1000-3000埃； 步骤4、对所述沟槽底部的多晶硅进行氧化，使其全部转变为氧化物； 步骤5、所述多晶硅氧化做完之后，用湿法刻蚀方式去掉所述氮化硅层、所述硬掩膜板及沟道中裸露在外的所述热氧化层与氮化硅的结合层，接着在沟槽中热生长栅氧化层，完成之后再沟槽中沉积多晶硅，并进行多晶硅回刻及退火工艺，形成多晶硅栅。
2.如权利要求1所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤I中所述氧化硅-氮化硅-氧化硅结构中，从上到下三者的厚度范围分别为1000-3000埃、100-1000埃及250-1000埃。
3.如权利要求1所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤2中所述热氧化层的厚度为100-1000埃。
4.如权利要求3所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤2中所述热氧化层的厚度为250埃。
5.如权利要求1所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤2中所述氮化硅层的厚度为10-1000埃。
6.如权利要求5所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤2中所述氮化硅层的厚度为200埃。
7.如权利要求2所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤I中所述氧化硅-氮化硅-氧化硅结构中，从上到下三者的厚度范围分别为2000埃、500埃及500埃。
【文档编号】H01L29/78GK103943503SQ201310024341
【公开日】2014年7月23日 申请日期:2013年1月23日 优先权日:2013年1月23日
【发明者】罗清威, 房宝青 申请人:上海华虹宏力半导体制造有限公司