专利名称：一种去除硬质掩膜结构中缺陷的方法
技术领域：
本发明涉及一种半导体蚀刻工艺技术领域，更确切的说，涉及一种去除硬质掩膜结构中缺陷的方法陷的方法。
背景技术：
随着半导体制程不断地进步，器件的关键尺寸也不断随之缩小。在进入45nm技术节点之后，后段互连制程普遍使用低电常数介电质层(Low-k)以至超低电常数介电质层(ultra low-k),用以减小在极小关键尺度时信号传输的阻容迟滞效应(RC delay)。但是由于光刻条件，蚀刻腔条件以及蚀刻工艺条件限制，金属硬质掩膜蚀刻比较容易造成致命缺陷，如图1所示。通常这种缺陷直接导致开硬质掩膜失败而导致晶片报废，通常在45纳米技术节点及以下工艺中，采用硬质掩膜的金属层数都在7 8层以上，(包括Ml底层金属层和IXDD (—倍设计规格的双大马士革结构))，报废发生在整个工艺流程中越靠后段，产生的报废成本将越高，现有技术并没有一个很好的解决办法，导致晶片在产生缺陷后无法回到初始状态，在生产过程中报废率较高。中国专利(申请号:200910146319.4)公开了一种在边缘光刻胶去除过程中减少晶圆缺陷的方法及晶圆结构，公开了一种在边缘光刻胶去除EBR过程中减少晶圆缺陷的方法，在晶圆衬底上涂敷底部防反射涂层后进行EBR;涂敷含硅的底部防反射涂层后进行EBR ;涂敷光刻胶涂层后进行EBR ;涂敷顶部涂层后进行EBR，其中，该方法还包括:所述涂敷含硅的底部防反射涂层后进行EBR得到的覆盖面积，大于涂敷底部防反射涂层后进行EBR得到的覆盖面积。但是该发明在生产中只是减少了晶圆的缺陷，如果在生产中出现致命缺陷该发明并不能很好的解决问题，报废的晶片也无法回到未产生缺陷前的结构，不能对报废的晶片进行再生产,提高了生产成本。中国专利(申请号:201210343445.0)公开了一种改善双大马士革工艺中KINK缺陷的方法，包括以下步骤:步骤S1:沉积超低介电常数介电质层覆盖一制备有底部金属的半导体结构的上表面后，再沉积一低电常数介电质层覆盖所述超低介电常数介电质层的上表面；步骤S2:从下至上顺便依次沉积金属硬质掩膜层和垫氧化物层覆盖所述低介电常数介电质层的上表面；步骤S3:打开所述金属硬质掩膜后，采用光刻、刻蚀工艺于所述超低介电常数介电质层中形成通孔结构；步骤S4:采用沟槽刻蚀工艺形成沟槽，并贯通所述通孔结构的底部至所述底部金属中，形成通孔后，去除所述低介电常数介电质层。该发明改善缺陷的方法仅适用于在氮化钛下氧化过渡层厚度较小的硬质掩膜结构，由于CMP (Chemical mechanical polishing,化学机械研磨)无法提供对太薄的氧化过渡层的平坦化，而采用ULK (ultra-low dielectric constant低介电常数介电质层)连带去除的比较复杂的方案，如果在氮化钛下层的金属硬质掩膜厚度较大时，使用该方法存在一定局限性，需要对ULK介质层连带去除，步骤比较繁琐，同时增加了生产成本。
发明内容
本发明针对氮化钛下氧化层厚度大于350A过渡层的硬质掩膜结构提出另外一种缺陷解决方案，通过对特殊的两道特殊的蚀刻工艺和一道CMP的工艺流程的优化和对膜厚和均匀度的控制，能够有效地去除致命缺陷的影响而防止报废，可以达到去除致命缺陷而得到完全相同初始结构，不影响电性，良率和可靠性，同时这种方案由于不接触ULK可以达到更高的成功率，同时降低成本。本发明采取的技术方案为:一种去除硬质掩膜结构中缺陷的方法，应用于具有缺陷图案的硬质掩膜结构上，所述硬质掩膜结构包括具有半导体结构的衬底，该衬底的上表面从下至上顺序依次覆盖有介质层、第一氧化物层、硬质掩膜层和第二氧化物层，所述缺陷图案贯穿所述第二氧化物层和所述硬质掩膜，且该缺陷图案部分位于所述第一氧化物层上，其中，包括以下步骤:步骤S1、刻蚀所述第二氧化物层至所述硬质掩膜的上表面；步骤S2、刻蚀所述硬质掩膜至所述第一氧化物层的上表面；步骤S3、对所述第一氧化物层进行平坦化工艺，部分去除所述第一氧化物层，同时将位于所述第一氧化物层上的缺陷图案去除。上述的去除硬质掩膜结构中缺陷的方法，其中，所述衬底包括硅基板和金属层，所述介质层包括超低介常数介质层和NDC介质层，所述第一氧化物层材质为SiON或TE0S，所述硬质掩模层材质为TiN，所述第二氧化物层包括有两层氧化层，所述氧化层底端为SION层，所述SION层上表面覆盖有OX层。上述的去除硬质掩膜结构中缺陷的方法，其中，所述步骤SI中采用高选择比干法蚀刻第二氧化层至所述硬质掩模层的上表面。上述的去除硬质掩膜结构中缺陷的方法，其中，采用光电直读光谱仪侦测所述第二氧化层的刻蚀工艺中的刻蚀断点。上述的去除硬质掩膜结构中缺陷的方法，其中，所述步骤S2中还包括采用过刻蚀工艺完全去除所述第二氧化物层。上述的去除硬质掩膜结构中缺陷的方法，其中，所述步骤S3采用化学机械研磨工艺部分去除所述第一氧化物层，且剩余的第一氧化物层的厚度为150-250A。上述的去除硬质掩膜结构中缺陷的方法，其中，所述硬质掩模的材质为TiN。上述的去除硬质掩膜结构中缺陷的方法，其中，所述第二氧化物层厚度大于350A。根据上述任意一项所述的去除硬质掩膜结构中缺陷的方法，其中，还包括:步骤S4、于剩余的第一氧化物层上表面从下至上顺序依次沉积第一氧化物层、硬质掩模、第二氧化物层。综上所述，本发明一种去除硬质掩膜结构中缺陷的方法，通过对特殊的两道蚀刻和一道化学机械研磨工艺可去除金属硬质掩膜缺陷，然后在晶圆上重新生长氧化层而得到与初始结构相同的结构，同时在工艺过程中保证了氧化物层厚度和均匀度，不影响电性，提高了产品的良率和可靠性，同时，这种方案由于不接触底部的超低介电常数介质层可以达到更高的成功率，同时降低了生产成本。
图1为双大马士革结构金属硬质掩膜缺陷的示意图；图2为晶片在出去顶部光阻后的缺陷的示意图；图3为本发明一种去除硬质掩膜结构中缺陷对晶片进行蚀刻后的示意图；图4为本发明一种去除硬质掩膜结构中缺陷的方法进行化学机械研磨后的示意图；图5为本发明一种去除硬质掩膜结构中缺陷完成后的示意图；图6为本发明一种去除硬质掩膜结构中缺陷的流程图。
具体实施例方式下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。图1为金属硬质掩膜缺陷的示意图，半导体结构从下往上依次覆盖有:衬底1，介质层2,第一氧化物层3,硬质掩膜层4,第二氧化物层5,衬底I包括娃基板和金属层,该金属层材质为Cu ;介质层2包括DNC介质层和超低介电常数介质(ULK)层，第一氧化物层3材质为SiON，硬质掩膜层4为TiN，第二氧化物层5包括两层氧化层，底端为SION层，SION层的顶端覆盖有OX层。如图1所示，晶片在金属硬质掩膜在刻蚀工艺后上表面的光阻PR已经被去除，形成图2的结构，本发明主要对图2所示结构进行处理，下面结合图2-6作为本发明的具体实施做进一步阐述。图6为本发明一直去除硬质掩膜结构中缺陷的方法的流程图，包括以下步骤:步骤S1、刻蚀第二氧化物层5至所述硬质掩膜4的上表面:在本发明的具体实施例中采用高选择比的干法蚀刻来去除所述硬质掩模层4上表面的第二氧化物层5，同时在蚀刻中利用光电直读光谱仪对第二氧化物层5的刻蚀进行侦测，保证刻蚀端点停留在硬质掩模层4的上表面，避免因过度刻蚀从而影响到下面的硬质掩膜层4和第一氧化物层3 ；步骤S2、刻蚀所述硬质掩膜4至所述第一氧化物层3的上表面:在本发明在具体实施例中采用适量的过度干法蚀刻将硬质掩膜层4完全蚀刻，同时在蚀刻中利用光电直读光谱仪对刻蚀进行侦测，保证刻蚀端点停留在硬质掩膜层4下表面的第一氧化物层3上，避免因过度刻蚀从而影响到产品的规格。由于在本发明中第一氧化物层3的厚度大于350A，可保证刻蚀的断点停靠在一定位置，从而不影响下面的介质层。完成以上刻蚀步骤后形成如图3所示的结构，如图可见，在经过两个干法刻蚀步骤后，具有缺陷的第二氧化物层5和硬质掩模4已经全部被去除，同时缺陷图案也被放浅；步骤S3、对第一氧化物层3进行平坦化工艺，部分去除第一氧化物层3，同时将位于第一氧化物层3上的缺陷图案去除:在本发明在具体实施例中，采用化学机械研磨来消除部分的第一氧化物层3，同时利用控制研磨时间来将第一氧化物层3的剩余厚度保持在150-200A,从而保护第一氧化物层3底部ULK介质层不受损伤，同时使上层保留下来的图案得到平坦化，完成以上步骤后形成如图4所示的结构，如图可见，经过化学机械研磨工艺后具有缺陷的第二氧化物层5、硬质掩模4和第一氧化物层3已经完全消除，最后通过测量氧化膜厚度来确认剩余氧化层厚度和均匀度，从而保证晶片的生产规格；步骤S4、再生长工艺:基于步骤S3完成后，晶片表面的缺陷已被消除，于剩余的第一氧化物层3上表面从下至上顺序依次沉积完整的第一氧化物层3、硬质掩模4、第二氧化物层5，同时在第二氧化物层5的部分表面生长光阻，从而使半导体结构回到初始状态，如图5所示，此时已经回到金属硬质掩模蚀刻前的状态，整个步骤完成，消除了在双大马士革结构金属硬质掩膜缺陷，保持了与传统生产工艺中相同的结构，保持晶片不用报废而节省成本和时间的目的。综上所述，本发明一种去除硬质掩膜结构中缺陷的方法通过对报废的晶片进行两道特殊的蚀刻工艺和一道化学研磨工艺流程，可很好的去除晶片硬质掩模的缺陷，然后通过对处理后的晶片进行再生长工艺即可完全回到晶片刻蚀前相同的初始结构，不影响电性，在工艺中控制了氧化层的厚度均匀度，提高了产品的良率和可靠性，同时，这种方案由于不接触介质层可以达到更高的成功率，同时降低成本。以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
权利要求
1.一种去除硬质掩膜结构中缺陷的方法，应用于具有缺陷图案的硬质掩膜结构上，所述硬质掩膜结构包括具有半导体结构的衬底，该衬底的上表面从下至上顺序依次覆盖有介质层、第一氧化物层、硬质掩膜层和第二氧化物层，所述缺陷图案贯穿所述第二氧化物层和所述硬质掩膜，且该缺陷图案部分位于所述第一氧化物层上，其特征在于，包括以下步骤: 步骤S1、刻蚀所述第二氧化物层至所述硬质掩膜的上表面； 步骤S2、刻蚀所述硬质掩膜至所述第一氧化物层的上表面； 步骤S3、对所述第一氧化物层进行平坦化工艺，部分去除所述第一氧化物层，同时将位于所述第一氧化物层上的缺陷图案去除。
2.根据权利要求1所述的去除硬质掩膜结构中缺陷的方法，其特征在于，所述衬底包括硅基板和金属层，所述金属层材质为Cu ;所述介质层包括超低介常数介质层和NDC介质层；所述第一氧化物层材质为SiON或TE0S，所述硬质掩模层材质为TiN ;所述第二氧化物层包括有两层氧化层，所述氧化层底端为SION层，所述SION层上表面覆盖有OX层。
3.根据权利要求1所述的去除硬质掩膜结构中缺陷的方法，其特征在于，所述步骤SI中采用高选择比干法蚀刻第二氧化层至所述硬质掩模层的上表面。
4.根据权利要求3所述的去除硬质掩膜结构中缺陷的方法，其特征在于，采用光电直读光谱仪侦测所述第二氧化层的刻蚀工艺中的刻蚀断点。
5.根据权利要求1所述的去除硬质掩膜结构中缺陷的方法，其特征在于，所述步骤S2中还包括采用过刻蚀工艺完全去除所述第二氧化物层。
6.根据权利要求1所述的去除硬质掩膜结构中缺陷的方法，其特征在于，所述步骤S3采用化学机械研磨工艺部分去除所述第一氧化物层，且剩余的第一氧化物层的厚度为150-250A。
7.根据权利要求1所述的去除硬质掩膜结构中缺陷的方法，其特征在于，所述硬质掩模的材质为TiN。
8.根据权利要求1所述的去除硬质掩膜结构中缺陷的方法，其特征在于，所述第二氧化物层厚度大于350A。
9.根据上述权利要求1至8中任意一项所述的去除硬质掩膜结构中缺陷的方法，其特征在于，还包括: 步骤S4、于剩余的第一氧化物层上表面从下至上顺序依次沉积第一氧化物层、硬质掩模、第二氧化物层。
全文摘要
本发明涉及一种半导体蚀刻工艺技术领域，更确切的说，涉及一种去除硬质掩膜结构中缺陷的方法陷的方法，包括步骤S1刻蚀所述第二氧化物层至所述硬质掩膜的上表面；步骤S2刻蚀所述硬质掩膜至所述第一氧化物层的上表面；步骤S3对所述第一氧化物层进行平坦化工艺，部分去除所述第一氧化物层，同时将位于所述第一氧化物层上的缺陷图案去除。本发明通过对报废的晶片进行两道特殊的蚀刻工艺和一道平坦化工艺，可很好的去除晶片硬质掩模的缺陷，然后通过对处理后的晶片进行再生长工艺即可完全回到晶片刻蚀前的结构，减少了晶片在生产过程中产生的报废，保证了生产规格，提高了产品良率同时降低了生产成本。
文档编号H01L21/768GK103151300SQ20131005476
公开日2013年6月12日 申请日期2013年2月20日 优先权日2013年2月20日
发明者黄君, 张瑜, 孟祥国 申请人:上海华力微电子有限公司