多晶硅电阻结构及其形成方法
【专利摘要】一种多晶硅电阻结构及其形成方法，所述多晶硅电阻结构包括：基底，位于所述基底上的具有电阻负温度系数的多晶硅电阻，与所述多晶硅电阻两端电连接的金属电极，位于所述多晶硅电阻中间位置表面的具有电阻正温度系数的金属散热结构，且所述金属散热结构与金属电极相隔离，使得温度变化时所述多晶硅电阻结构的总阻值变化幅度降低。由于多晶硅电阻产生的热量可以通过金属散热结构进行散热，有利于降低多晶硅电阻结构工作时温度的变化幅度，从而降低多晶硅电阻结构的总阻值随温度变化的变化值。且所述具有电阻正温度系数的金属互连结构也可以降低多晶硅电阻结构的总阻值随温度变化的变化值，也有利于提高多晶硅电阻结构的电阻值的温度稳定性。
【专利说明】多晶硅电阻结构及其形成方法
【技术领域】
[0001]本发明涉及半导体制造领域，特别涉及一种多晶硅电阻结构及其形成方法。
【背景技术】
[0002]在半导体集成电路(IC)中，多晶硅电阻是一种非常常用的电子元件。根据不同的掺杂离子和掺杂水平，可以制造出P+、N+、P-和N-的多晶硅电阻。现有的多晶硅电阻的形成工艺请参考图1?图6，包括:
[0003]请参考图1，提供半导体衬底10，在所述半导体衬底10上形成绝缘层11 ；
[0004]请参考图2，在所述绝缘层11表面形成多晶硅薄膜20，并对所述多晶硅薄膜20进行离子掺杂；
[0005]请参考图3，对所述多晶硅薄膜20进行刻蚀，形成条形的多晶硅电阻21 ；
[0006]请参考图4，在所述多晶硅电阻21的中间部分和绝缘层11表面形成硅化物阻挡层30 (salicide block layer, SAB),利用所述娃化物阻挡层来保护多晶娃电阻表面,使得被覆盖的多晶硅电阻表面不会形成不期望的金属硅化物；
[0007]请参考图5，在所述暴露出的多晶硅电阻21的两端利用自对准金属硅化物工艺形成金属娃化物35 ；
[0008]请参考图6,在所述金属娃化物35和娃化物阻挡层30表面形成层间介质层40,在所述层间介质层40内且在所述金属硅化物35表面形成导电插塞45，利用所述导电插塞45将所述多晶硅电阻21与其他电路相连接。
[0009]更多关于形成多晶硅电阻的方法请参考专利号为US7112535B2的美国专利文献。
[0010]但随着半导体器件集成度的增加，半导体集成电路中的温度也越来越高，并且多晶硅电阻在工作时会由于自加热效应导致温度很高。由于多晶硅材料随着温度的变化会改变，当多晶硅电阻工作时，对应的多晶硅电阻的阻值会相应变化，使得集成电路的电学特性不稳定。
【发明内容】
[0011]本发明解决的问题是提供一种多晶硅电阻结构及其形成方法，有利于提高多晶硅电阻结构的电阻温度稳定性。
[0012]为解决上述问题，本发明技术方案首先提供了一种多晶硅电阻结构，包括:基底，位于所述基底上的具有电阻负温度系数的多晶硅电阻，与所述多晶硅电阻两端电连接的金属电极，位于所述多晶硅电阻中间位置表面的具有电阻正温度系数的金属散热结构，且所述金属散热结构与金属电极相隔离，使得温度变化时所述多晶硅电阻结构的总阻值变化幅度降低。
[0013]可选的，所述金属电极包括:位于所述多晶硅电阻两端表面的第二金属硅化物层、位于所述第二金属娃化物层表面的第二导电插塞和位于所述第二导电插塞表面的第二金属层。[0014]可选的，所述金属散热结构包括:位于所述多晶硅电阻中间位置表面的第一金属硅化物层，位于所述第一金属硅化物层表面的第一导电插塞和位于所述第一导电插塞表面
的第一金属层。
[0015]可选的，所述金属散热结构包括:位于所述多晶硅电阻中间位置表面的第一金属硅化物层，位于所述第一金属硅化物层表面的第一导电插塞，位于所述第一导电插塞表面的第一金属层，顶层金属层，以及连接所述顶层金属层和第一金属层之间的多层堆叠的导电插塞和金属互连层。
[0016]可选的，通过调整第一金属娃化物层与未被第一金属娃化物层覆盖的多晶娃电阻的长度比例，使得多晶硅电阻结构因温度变化导致的总阻值变化的幅度控制在80%?120%范围内。
[0017]可选的，通过调整第一金属硅化物层与未被第一金属硅化物层覆盖的多晶硅电阻的长度比例，使得多晶硅电阻结构的总阻值不随温度的变化而改变。
[0018]可选的，第一金属娃化物层的长度LI与未被第一金属娃化物层覆盖的多晶娃电阻的长度L2之间的比例关系为:Ll/L2=Rsh2 X TCR2/Rshl X TCRl，其中，Rshl为第一金属硅化物层的方块电阻，TCRl为第一金属娃化物层的电阻温度系数，Rsh2为多晶娃电阻的方块电阻，TCR2为多晶硅电阻的电阻温度系数。
[0019]可选的，所述多晶硅电阻的掺杂浓度小于或等于5X1019/cm3。
[0020]可选的，所述第一金属娃化物层和第二金属娃化物层的金属兀素为Ta、T1、Zr、Hf、Nb、V、W、Mo、Co、Cr、V、Ru、Rh、Ir、Os、N1、Pt、Pd 其中的一种或几种。
[0021]本发明技术方案还提供了一种多晶硅电阻结构的形成方法，包括:提供基底，在所述基底上形成具有电阻负温度系数的多晶硅电阻；在所述多晶硅电阻中间位置表面形成具有电阻正温度系数的金属散热结构，使得在温度变化时所述多晶硅电阻结构的总阻值变化幅度降低；在所述多晶硅电阻两端表面形成金属电极，且所述金属散热结构与金属电极相隔离。
[0022]可选的，形成所述金属散热结构的具体工艺包括:在所述多晶硅电阻中间位置表面形成具有电阻正温度系数的第一金属硅化物层，在所述第一金属硅化物层表面形成第一导电插塞，在所述第一导电插塞表面形成第一金属层。
[0023]可选的，形成所述金属散热结构的具体工艺包括:在所述多晶硅电阻中间位置表面形成具有电阻正温度系数的第一金属硅化物层，在所述第一金属硅化物层表面形成第一导电插塞，在所述第一导电插塞表面形成第一金属层，在所述第一金属层上形成顶层金属层和连接所述顶层金属层和第一金属层之间的多层堆叠的导电插塞和金属互连层。
[0024]可选的，形成所述金属电极的具体工艺包括:在所述多晶硅电阻两端表面形成第二金属硅化物层，在所述第二金属硅化物层表面形成第二导电插塞，在所述第二导电插塞表面形成第二金属层。
[0025]可选的，所述第一金属硅化物层和第二金属硅化物层采用同一形成工艺形成，所述第一导电插塞与第二导电插塞利用同一形成工艺形成，所述第一金属层与第二金属层利用同一形成工艺形成。
[0026]可选的，形成所述第一金属硅化物层、第二金属硅化物层的具体工艺为:在所述多晶硅电阻表面形成硅化物阻挡层，对所述硅化物阻挡层进行刻蚀，暴露出多晶硅电阻的两端表面和中间区域表面；在所述暴露出的多晶硅电阻表面和硅化物阻挡层表面形成金属层，对所述金属层进行退火处理，使得多晶硅电阻和金属层的接触面形成金属硅化物层；去除未反应的金属层，在所述暴露出的多晶硅电阻中间区域表面形成第一金属硅化物层，在所述暴露出的多晶硅电阻两端表面形成第二金属硅化物层。
[0027]可选的，所述第一金属娃化物层和第二金属娃化物层分别形成。
[0028]可选的,所述第一金属娃化物层的材料和第二金属娃化物层的材料相同或不同。
[0029]可选的，通过调整第一金属硅化物层与未被第一金属硅化物层覆盖的多晶硅电阻的长度比例，使得多晶硅电阻结构因温度变化导致的总阻值变化的幅度控制在80%?120%范围内。
[0030]可选的，通过调整第一金属硅化物层与未被第一金属硅化物层覆盖的多晶硅电阻的长度比例，使得多晶硅电阻结构的总阻值不随温度的变化而改变。
[0031]可选的，第一金属娃化物层的长度LI与未被第一金属娃化物层覆盖的多晶娃电阻的长度L2之间的比例关系为:Ll/L2=Rsh2 X TCR2/Rshl X TCRl，其中，Rshl为第一金属硅化物层的方块电阻，TCRl为第一金属娃化物层的电阻温度系数，Rsh2为多晶娃电阻的方块电阻，TCR2为多晶硅电阻的电阻温度系数。
[0032]与现有技术相比，本发明具有以下优点:
[0033]本发明实施例在所述多晶硅电阻中间位置表面形成有金属散热结构，且所述金属散热结构与金属电极相隔离，由于多晶硅电阻产生的热量可以通过金属散热结构进行散热，有利于降低多晶硅电阻结构工作时温度的变化幅度，从而降低了多晶硅电阻结构的总阻值随温度变化的变化值，有利于提高多晶硅电阻结构的电阻温度稳定性。且所述多晶硅电阻结构的总电阻为两个部分的串联值，第一部分为未被金属散热结构覆盖的多晶硅电阻的电阻值，另一部分为被金属散热结构覆盖的多晶硅电阻和金属散热结构的并联值，由于所述金属互连结构具有电阻正温度系数，使得所述被金属散热结构覆盖的多晶硅电阻和金属散热结构的并联值随温度变化电阻值降低的幅度小于相同阻值的多晶硅电阻随温度变化电阻值降低的幅度，从而可以降低多晶硅电阻结构的总阻值随温度变化的变化值，有利于提高多晶硅电阻结构的电阻值的温度稳定性。
【专利附图】
【附图说明】
[0034]图1至图6为现有技术的多晶硅电阻的形成过程的剖面结构示意图；
[0035]图7至图11为本发明第一实施例的多晶硅电阻结构的形成过程的剖面结构示意图；
[0036]图12为本发明第二实施例的多晶硅电阻结构的形成过程的剖面结构示意图。【具体实施方式】
[0037]由于高阻的多晶硅材料具有电阻负温度系数，当多晶硅电阻工作时，对应的多晶硅电阻的阻值会相应减少，使得集成电路的电学特性不稳定。因此，发明人经过研究，提出了一种多晶硅电阻结构及其形成方法，所述多晶硅电阻结构具体包括:基底，位于所述基底上的具有电阻负温度系数的多晶硅电阻，与所述多晶硅电阻两端电连接的金属电极，位于所述多晶硅电阻中间位置表面的具有电阻正温度系数的金属散热结构，且所述金属散热结构与金属电极相隔离，使得在温度变化时所述多晶硅电阻结构的总阻值变化幅度降低。由于多晶硅电阻产生的热量可以通过金属散热结构进行散热，有利于降低多晶硅电阻结构工作时温度的变化幅度，从而降低多晶硅电阻结构的总阻值随温度变化的变化值。且所述具有电阻正温度系数的金属互连结构也可以降低多晶硅电阻结构的总阻值随温度变化的变化值，也有利于提高多晶硅电阻结构的电阻值的温度稳定性。
[0038]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0039]在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
[0040]第一实施例
[0041]请参考图7~图11，为本发明第一实施例的多晶硅电阻结构的形成过程的剖面结构示意图。
[0042]具体的，请参考图7，提供基底100，在所述基底100表面形成隔离层101。
[0043]所述基底100可以为体娃衬底、体错衬底、错娃衬底、碳化娃衬底、绝缘体上娃衬底或绝缘体上锗衬底等半导体衬底，也可以为红宝石衬底、蓝宝石衬底、玻璃衬底等绝缘衬
。
[0044]在本实施例中， 所述基底100为体硅衬底，由于体硅衬底中掺杂有杂质离子，具有导电性，因此需要在形成多晶硅电阻之前，在所述体硅衬底和多晶硅电阻之间形成绝缘的隔离层，避免多晶硅电阻发生短路。在本实施例中，所述隔离层101为浅沟槽隔离结构。其他实施例中，所述隔离层还可以利用LOCOS (硅的局部氧化)工艺、热氧化工艺或化学气相沉积工艺形成的氧化硅层。
[0045]当所述基底为绝缘衬底时，可以不在所述基底上形成隔离层。
[0046]在其他实施例中，所述基底还可以为包括至少一层层间介质层的多层堆叠结构。
[0047]请参考图8，在所述隔离层101表面形成多晶硅薄膜110。
[0048]在本实施例中，形成所述多晶硅薄膜110的工艺包括:利用低压化学气相沉积工艺(LPCVD)在所述基底100和隔离层101表面形成多晶硅薄膜110，所述多晶硅薄膜内掺杂有N型或P型杂质离子，所述N型杂质离子为硼、镓、铟其中的一种或几种，所述P型杂质离子为磷、砷、锑其中的一种或几种。
[0049]在本实施例中，所述掺杂工艺为原位掺杂工艺，在形成多晶硅薄膜110的同时掺杂有N型或P型杂质离子。在其他实施例中，形成所述多晶硅薄膜后，对所述多晶硅薄膜进行离子注入。
[0050]在本实施例中，所述N型或P型杂质离子的掺杂浓度小于或等于5X1019/cm3，使得最终形成的多晶硅电阻具有电阻负温度系数，而后续形成的第一金属硅化物层具有电阻正温度系数，从而在温度变化时多晶硅电阻和第一金属硅化物层两者的电阻变化值至少可以部分抵消，可以使得最终形成的多晶硅电阻结构由于温度变化导致的阻值变化不大，有利于提高多晶硅电阻结构的电阻值的温度稳定性。其中，当所述杂质离子的掺杂浓度降低时，多晶硅电阻的方块电阻提高，电阻温度系数降低，反之，当所述杂质离子的掺杂浓度提高时，多晶硅电阻的方块电阻降低，电阻温度系数提高。通过调整所述N型或P型杂质离子的掺杂浓度，可以调整所述多晶硅电阻的方块电阻和电阻温度系数，有利于调整第一金属硅化物层与未被第一金属硅化物层覆盖的多晶硅电阻的长度比例。
[0051]请参考图9，对所述多晶硅薄膜110 (请参考图8)进行刻蚀，在所述隔离层101表面形成多晶娃电阻115。
[0052]形成所述多晶硅电阻115的具体工艺包括:在所述多晶硅薄膜110表面形成光刻胶层(未图示)，并对所述光刻胶层进行曝光显影，形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，对所述多晶硅薄膜110进行刻蚀，在所述隔离层101表面形成多晶硅电阻115。所述多晶硅电阻115的俯视形状可以为长条形、S形、螺旋形等常规形状，在本实施例中，所述多晶硅电阻115的俯视形状为长条形。且所述多晶硅电阻115完全位于所述隔离层101表面，使得所述多晶硅电阻115与基底100电学隔离，不会发生短路。
[0053]在其他实施例中，形成所述多晶硅电阻的工艺包括:在所述基底和隔离层表面形成介质层，对所述介质层进行刻蚀形成沟槽，且所述沟槽暴露出部分隔离层表面，所述沟槽的位置对应于多晶硅电阻的位置；在所述沟槽内填充满多晶硅材料，且所述多晶硅材料内原位掺杂有N型或P型杂质离子；利用化学机械研磨工艺去除位于介质层表面的多晶硅材料，使得在沟槽内形成多晶硅电阻。
[0054]由于多晶硅电阻的阻值与多晶硅材料的电阻率、电阻长度成正比，与多晶硅电阻的剖面面积成反比，且所述多晶硅材料的电阻率与掺杂浓度相关，因此，通过控制所述多晶硅薄膜的掺杂浓度、多晶硅电阻长度和多晶硅电阻的剖面面积，可以控制所述多晶硅电阻的阻值。且通过控制所述多晶硅薄膜的掺杂浓度，可以控制多晶硅材料的电阻负温度系数和方块电阻，同时通过调整后续形成的第一金属硅化物层的电阻正温度系数的方块电阻，使得两者由于温度变化产生的总电阻变化值的幅度降低，从而有利于提高多晶硅电阻结构的总阻值的温度稳定性。
[0055]请参考图10，在所述隔离层101和多晶硅电阻115表面形成硅化物阻挡层140，所述硅化物阻挡层140暴露出多晶硅电阻115中间位置表面和两端的表面，在所述暴露出的多晶硅电阻115中间位置表面形成具有电阻正温度系数的第一金属硅化物层120，在所述暴露出的多晶硅电阻115两端的表面形成第二金属硅化物层130，且所述第一金属硅化物层120和第二金属硅化物层130相隔离。
[0056]在本实施例中，利用所述硅化物阻挡层140来保护多晶硅电阻115表面，使得被覆盖的多晶硅电阻115表面不会形成不期望的金属硅化物，利用所述硅化物阻挡层140定义出了后续形成的第一金属硅化物层120和第二金属硅化物层130的位置。所述硅化物阻挡层140的材料为氧化硅、氮化硅、氮氧化硅其中的一种或几种。
[0057]所述第一金属硅化物层120位于所述多晶硅电阻115中间位置，作为后续形成的金属散热结构的一部分，有利于将多晶硅电阻自加热产生的热量进行散热。所述第二金属娃化物层130位于所述多晶娃电阻115两端的表面,作为金属电极的一部分,用于将多晶娃电阻结构与外电路电学连接。在本实施例中，所述第一金属娃化物层120和第二金属娃化物层130采用同一形成工艺同时形成，因此形成所述第一金属硅化物层不会增加额外的工艺步骤，与现有工艺兼容。在其他实施例中，所述第一金属硅化物层和第二金属硅化物层也可以采用不同工艺分别形成。
[0058]在本实施例中，形成所述第一金属硅化物层120和第二金属硅化物层130的具体工艺包括:在所述隔离层101和多晶硅电阻115表面形成硅化物阻挡材料层(未图示)，且对所述硅化物阻挡材料层进行刻蚀，暴露出多晶硅电阻115中间位置表面和两端的表面，形成硅化物阻挡层140 ;在所述硅化物阻挡层140和暴露出的多晶硅电阻115表面形成金属层(未图示)，对所述金属层进行退火处理，使得所述金属层的金属与多晶硅电阻的多晶硅发生反应形成金属硅化物；利用湿法刻蚀工艺去除多余的未反应的金属层，使得在暴露出的多晶娃电阻115中间区域表面形成第一金属娃化物层120,在暴露出的多晶娃电阻115两端表面形成第二金属娃化物层130,且所述第一金属娃化物层120和第二金属娃化物层130电学隔离。由于所述娃化物阻挡层140定义出了第一金属娃化物层120和第二金属娃化物层130的位置，所述第一金属硅化物层120和第二金属硅化物层130利用自对准工艺在所述多晶娃电阻115表面形成，因此所述第一金属娃化物层120和第二金属娃化物层130的宽度与多晶硅电阻115的宽度等宽。
[0059]在其他实施例中，形成所述第一金属硅化物层和第二金属硅化物层的工艺还可以为:在所述多晶硅电阻表面形成金属层，对所述金属层进行退火处理，在所述多晶硅电阻表面形成金属硅化物层；去除多余的金属层，在所述金属硅化物层表面形成掩膜层，以所述掩膜层为掩膜，对所述金属硅化物层进行刻蚀，在所述多晶硅电阻中间位置表面形成第一金属硅化物层，在所述暴露出的多晶硅电阻两端的表面形成第二金属硅化物层。
[0060]所述金属层的材料为Ta、T1、Zr、Hf、Nb、V、W、Mo、Co、Cr、V、Ru、Rh、Ir、Os、N1、Pt、Pd其中的一种或几种，因此，对应形成的第一金属硅化物层120的金属元素为Ta、T1、Zr、Hf、Nb、V、W、Mo、Co、Cr、V、Ru、Rh、Ir、Os、N1、Pt、Pd 其中的一种或几种，对应形成的第二金属硅化物层 130 的金属元素为 Ta、T1、Zr、Hf、Nb、V、W、Mo、Co、Cr、V、Ru、Rh、Ir、Os、N1、Pt、Pd其中的一种或几种。所述第一金属娃化物层120的材料和第二金属娃化物层130的材料相同或不同，且都具有电阻正温度系数。通过选择合适的第一金属硅化物层120的材料，可以调整第一金属硅化物层120的方块电阻和电阻温度系数。在本实施例中，所述第一金属硅化物层120的材料和第二金属硅化物层130的材料都为硅化镍。
[0061]由于所述第二金属硅化物层用于将最终形成的多晶硅电阻结构与外电路电学连接，在其他实施例中，为了降低第二金属硅化物层与多晶硅电阻的接触电阻，还可以在形成第二金属硅化物层之前，在多晶硅电阻两端对应的位置进行重掺杂。
[0062]在本实施例中，所述第一金属硅化物层120还可以用于抵消部分由于温度升高导致的多晶硅电阻的阻值变化值。图10中的多晶硅电阻结构的总电阻为两个部分的串联值，第一部分为未被所述第一金属娃化物层120覆盖的多晶娃电阻115的电阻值,第二部分为被所述第一金属娃化物层120覆盖的多晶娃电阻115和第一金属娃化物层120的并联值。为了使得多晶硅电阻结构随温度增加总电阻值下降的幅度降低，因此需要使得第二部分的并联值下降幅度降低，甚至使得第二部分的并联值随温度增加而增加，进而第一部分的电阻值和第二部分的电阻值相抵消，从而在温度变化时，多晶硅电阻结构的总阻值保持不变。在本实施例中，由于所述第一金属硅化物层120的方块电阻的阻值范围为I欧姆/平方?20欧姆/平方，而多晶硅电阻的方块电阻的阻值范围为100欧姆/平方?1000欧姆/平方，两者相差接近两个数量级，因此所述并联值近似等于第一金属硅化物层120的电阻值，因此在以下公式中，以所述第一金属硅化物层120的电阻值替代所述被第一金属硅化物层120覆盖的多晶硅电阻115和第一金属硅化物层120的并联值进行计算。[0063]由于第一金属硅化物层120的电阻随温度的变化值ARl的公式为
[0064]Λ Rl=Rl X TCRl X AT,(I)
[0065]未被所述第一金属娃化物层120覆盖的多晶娃电阻115的电阻随温度的变化值AR2的公式为
[0066]AR2=R2XTCR2X ΔΤ,(2)
[0067]其中，所述Rl为第一金属娃化物层120的电阻值，TCRl为第一金属娃化物层120的电阻温度系数，所述R2为未被所述第一金属硅化物层120覆盖的多晶硅电阻115的电阻的电阻值，TCR2为第二金属硅化物层120的电阻温度系数，Λ T为电阻温度的变化值。
[0068]为了在温度变化时，多晶硅电阻结构的总电阻保持不变，需要使第一金属硅化物层120的电阻随温度的变化值ARl与未被所述第一金属硅化物层120覆盖的多晶硅电阻115的电阻随温度的变化值AR2相等，
[0069]AR2+AR l=O,(3)
[0070]因此，根据式(I)、式(2)、式(3)推出
[0071]R1XTCR1=R2XTCR2, (4)
[0072]又因为第一金属娃化物层120的电阻值Rl为
[0073]Rl=(Ll/ffl) XRshl,(5)
[0074]而未被所述第一金属硅化物层120覆盖的多晶硅电阻115的电阻R2为
[0075]R2=(L2/W2) XRsh2, (6)
[0076]其中，所述LI为第一金属娃化物层120的长度,所述Wl为第一金属娃化物层120的宽度，Rshl为第一金属娃化物120的方块电阻,所述L2为未被所述第一金属娃化物层120覆盖的多晶硅电阻115的长度，所述W2为未被所述第一金属硅化物层120覆盖的多晶娃电阻115的宽度，Rsh2为多晶娃电阻115的方块电阻。
[0077]由于第一金属硅化物层120是在多晶硅电阻115表面利用自对准工艺形成，因此所述第一金属硅化物层120的宽度Wl和多晶硅电阻115的宽度相等，
[0078]ffl=W2,(7)
[0079]将式(5)、式(6)、式(7)代入到式(4)中，得到
[0080]Ll/L2=Rsh2 X TCR2/RshlX TCRl, (8)
[0081]因此，当多晶硅电阻的掺杂浓度和第一金属硅化物层的材料确定后，所述多晶硅电阻的方块电阻、电阻温度系数和第一金属硅化物层的方块电阻、电阻温度系数也同时确定，为了使得温度变化时，多晶硅电阻结构的总电阻不变，只需要将对应第一金属硅化物层与未被第一金属硅化物层覆盖的多晶硅电阻的长度比例按式(8)进行调节，就能使得第一金属硅化物层的电阻变化值与未被第一金属硅化物层覆盖的多晶硅电阻的电阻变化值相抵消，从而提高多晶硅电阻结构的电阻值温度稳定性。
[0082]由于金属硅化物的电阻温度系数为电阻正温度系数，通常为I~5E-3欧姆/°C，而高阻的多晶硅电阻的电阻温度系数为电阻负温度系数，通常为-5~-30E-5欧姆/°C，且由于不同的金属硅化物的电阻温度系数各不相同，因此在本实施例中，通过合理地设置第一金属硅化物层120的位置、长度和材料，使得当多晶硅电阻结构处于工作状态、温度较高时，第一金属硅化物层120的阻值变大，多晶硅电阻115的阻值变小，两者的电阻变化值至少部分抵消，使得多晶硅电阻结构的总电阻不会随着温度的变化剧烈变化，有利于提高多晶硅电阻结构的电阻值的温度稳定性。在本实施例中，通过将第一金属硅化物层与未被第一金属硅化物层覆盖的多晶硅电阻的长度比例按式(8)进行调节，使得多晶硅电阻结构的总阻值不随温度的变化而改变。在其他实施例中，通过控制所述第一金属硅化物层与未被第一金属硅化物层覆盖的多晶硅电阻的长度比例，使得多晶硅电阻结构因温度变化导致的总阻值变化的幅度控制在80%?120%范围内。
[0083]请参考图11，在所述硅化物阻挡层140、第一金属硅化物层120和第二金属硅化物层130表面形成第一层间介质层150 ;在所述第一层间介质层150内形成第一导电插塞121和第二导电插塞131,所述第一导电插塞121贯穿所述第一层间介质层150且位于所述第一金属硅化物层120表面，所述第二导电插塞131贯穿所述第一层间介质层150且位于所述第二金属娃化物层130表面；在所述第一导电插塞121和部分第一层间介质层150表面形成第一金属层122,在所述第二导电插塞131和部分第一层间介质层150表面形成第二金属层 132。
[0084]在本实施例中，所述第一金属层122和第二金属层132相隔离。
[0085]所述第二金属层132、第二导电插塞131和第二金属硅化物层130构成金属电极，用于将所述多晶硅电阻结构与外电路相连接。
[0086]所述第一金属层122和第一导电插塞121和第一金属娃化物层120作为金属散热结构位于多晶硅电阻中间位置的表面，用于将多晶硅电阻结构产生的热量进行散热。且由于第一金属娃化物层120在多晶娃电阻长度方向的距离远大于第一导电插塞121在多晶娃电阻长度方向的距离，且所述第一导电插塞和第一金属层的材料为导电性能良好的铜或钨等，因此，所述第一金属硅化物层120的电阻值近似等于金属散热结构的电阻值，金属散热结构随温度变化的电阻变化值由所述第一金属硅化物层120所决定。
[0087]所述第一导电插塞121的数量为一个或多个，所述第一导电插塞121的截面积可以大于所述第二导电插塞131,且所述第一金属层122的面积较大,通过第一金属层122、第一导电插塞121对多晶娃电阻115和第一金属娃化物层120工作时产生的热量进行散热，有利于降低多晶硅电阻结构工作时温度的变化幅度，从而降低多晶硅电阻结构的总阻值随温度变化的变化值，有利于集成电路的稳定性。
[0088]在本实施例中，所述第一金属层122和第二金属层132采用同一形成工艺形成，所述第一导电插塞121和第二导电插塞131也采用同一形成工艺形成，使得所述金属散热结构的形成工艺与现有的形成多晶硅电阻的工艺兼容，不需要增加额外的工艺步骤。在其他实施例中，所述第一金属层和第二金属层也可以分开形成，所述第一导电插塞和第二导电插塞也可以分开形成。
[0089]基于上述形成方法，本发明第一实施例还提供了一种多晶硅电阻结构，请参考图11，为本发明第二实施例的多晶硅电阻结构的剖面结构示意图，具体包括:基底100，位于所述基底100表面的隔离层101，位于所述隔离层101表面的具有电阻负温度系数的多晶硅电阻115 ;覆盖所述多晶硅电阻115表面的硅化物阻挡层140，且所述硅化物阻挡层140暴露出多晶娃电阻115的中间位置表面和两端表面；位于所述暴露出的多晶娃电阻115中间位置表面的具有电阻正温度系数的第一金属硅化物层120，位于所述暴露出的多晶硅电阻110两端表面的第二金属娃化物层130 ;位于所述第一金属娃化物层120、第二金属娃化物层130和硅化物阻挡层140表面的第一层间介质层150，贯穿所述第一层间介质层150且位于所述第一金属娃化物层120表面的第一导电插塞121,位于所述第一导电插塞121和第一层间介质层150表面的第一金属层122,所述第一金属娃化物层120、第一导电插塞121和第一金属层122构成金属散热结构；贯穿所述第一层间介质层150且位于所述第二金属娃化物层130表面的第二导电插塞131,位于所述第二导电插塞131和第一层间介质层150表面的第二金属层132,其中所述第二金属娃化物层130、第二导电插塞131和第二金属层132构成金属电极。
[0090]由于在所述多晶硅电阻115中间位置表面形成有金属散热结构，且所述金属散热结构与金属电极相隔离，多晶硅电阻115产生的热量可以通过金属散热结构进行散热，有利于降低多晶硅电阻结构工作时温度的变化幅度，从而降低了多晶硅电阻结构的总阻值随温度变化的变化值，有利于提高多晶硅电阻结构的电阻温度稳定性。且所述多晶硅电阻结构的总电阻为两个部分的串联值，第一部分为未被金属散热结构覆盖的多晶硅电阻的电阻值，另一部分为被金属散热结构覆盖的多晶硅电阻和金属散热结构的并联值，由于所述金属互连结构具有电阻正温度系数，使得所述被金属散热结构覆盖的多晶硅电阻和金属散热结构的并联值随温度变化电阻值降低的幅度小于相同阻值的多晶硅电阻随温度变化电阻值降低的幅度，从而可以降低多晶硅电阻结构的总阻值随温度变化的变化值，有利于提高多晶硅电阻结构的电阻值的温度稳定性。
[0091]第二实施例
[0092]本发明第二实施例中形成多晶硅电阻、第一金属硅化物层、第二金属硅化物层、第一层间介质层、第一导电插塞、第二导电插塞、第一金属层、第二金属层的形成工艺的形成工艺与第一实施例中的形成工艺一致，请参考第一实施例的图7?图11，在此不作赘述。
[0093]—并请参考图11和图12,形成所述第一金属层122、第二金属层132后,在所述第一金属层122、第二金属层132和第一层间介质层150表面形成第二层间介质层160,在所述第二层间介质层160内且在所述第一金属层122表面形成第三导电插塞123，在所述第三导电插塞123和部分第二层间介质层160表面形成顶层金属层124，所述顶层金属层124与金属电极电学隔离。
[0094]在本实施例中，所述层间介质层共有两层，第二层间介质层160作为顶层介质层，因此，所述第一金属娃化物层120、第一导电插塞121、第一金属层122、第三导电插塞123、顶层金属层124相连接，构成金属散热结构。由于所述第三导电插塞123的数量为一个或多个，且所述顶层金属层124的面积较大，多晶硅电阻结构工作时产生的热量可以通过所述散热通道进行散热，且所述热量可以直接通过顶层金属层124排出芯片外，热量不会在芯片中积累，更有利于降低多晶硅电阻结构工作时温度的变化幅度，从而降低多晶硅电阻结构的总阻值随温度变化的变化值，有利于集成电路的稳定性。
[0095]在其他实施例中，当所述层间介质层的层数大于两层，所述顶层金属层和第一金属层之间的若干层间介质层内形成导电插塞和金属互连层，所述导电插塞、金属互连层与顶层金属层、第一金属层、第一导电插塞相连接，形成金属散热结构，多晶娃电阻结构工作时产生的热量可以通过所述金属散热通道进行散热。
[0096]由于在常规的半导体芯片中，每一层层间介质层内都会形成有金属互连层和导电插塞用于电学连接，因此，所述金属散热结构的金属互连层和导电插塞可以与其他用于电学连接的金属互连层和导电插塞同时形成，使得所述金属散热结构的形成工艺与现有的形成多晶硅电阻的工艺兼容，不需要增加额外的工艺步骤。在其他实施例中，所述金属散热结构的金属互连层和导电插塞、顶层金属层也可以单独形成。
[0097]基于上述形成方法，本发明第二实施例还提供了一种多晶硅电阻结构，请参考图12，为本发明第二实施例的多晶硅电阻结构的剖面结构示意图，具体包括:基底100，位于所述基底100表面的隔离层101，位于所述隔离层101表面的具有电阻负温度系数的多晶硅电阻115 ;覆盖所述多晶硅电阻115表面的硅化物阻挡层140，且所述硅化物阻挡层140暴露出多晶娃电阻115的中间位置表面和两端表面；位于所述暴露出的多晶娃电阻115中间位置表面的具有电阻正温度系数的第一金属硅化物层120，位于所述暴露出的多晶硅电阻110两端表面的第二金属娃化物层130 ;位于所述第一金属娃化物层120、第二金属娃化物层130和硅化物阻挡层140表面的第一层间介质层150，贯穿所述第一层间介质层150且位于所述第一金属娃化物层120表面的第一导电插塞121,位于所述第一导电插塞121和第一层间介质层150表面的第一金属层122 ;贯穿所述第一层间介质层150且位于所述第二金属娃化物层130表面的第二导电插塞131,位于所述第二导电插塞131和第一层间介质层150表面的第二金属层132 ;位于所述第一层间介质层150表面的第二层间介质层160,贯穿所述第二层间介质层160且位于所述第一金属层122表面的第三导电插塞123，位于所述第三导电插塞123表面和部分第二层间介质层160表面的顶层金属层124，所述顶层金属层124、第三导电插塞123、第一金属层122、第一导电插塞121和第一金属娃化物层120构成金属散热结构。
[0098]由于所述热量可以直接通过顶层金属层124排出芯片外，热量不会在芯片中积累，更有利于降低多晶硅电阻结构工作时温度的变化幅度，从而降低多晶硅电阻结构的总阻值随温度变化的变化值，有利于集成电路的稳定性。
[0099]本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
【权利要求】
1.一种多晶硅电阻结构，其特征在于，包括:基底，位于所述基底上的具有电阻负温度系数的多晶硅电阻，与所述多晶硅电阻两端电连接的金属电极，位于所述多晶硅电阻中间位置表面的具有电阻正温度系数的金属散热结构，且所述金属散热结构与金属电极相隔离，使得温度变化时所述多晶硅电阻结构的总阻值变化幅度降低。
2.如权利要求1所述的多晶硅电阻结构，其特征在于，所述金属电极包括:位于所述多晶娃电阻两端表面的第二金属娃化物层、位于所述第二金属娃化物层表面的第二导电插塞和位于所述第二导电插塞表面的第二金属层。
3.如权利要求1所述的多晶硅电阻结构，其特征在于，所述金属散热结构包括:位于所述多晶硅电阻中间位置表面的第一金属硅化物层，位于所述第一金属硅化物层表面的第一导电插塞和位于所述第一导电插塞表面的第一金属层。
4.如权利要求1所述的多晶硅 电阻结构，其特征在于，所述金属散热结构包括:位于所述多晶硅电阻中间位置表面的第一金属硅化物层，位于所述第一金属硅化物层表面的第一导电插塞，位于所述第一导电插塞表面的第一金属层，顶层金属层，以及连接所述顶层金属层和第一金属层之间的多层堆叠的导电插塞和金属互连层。
5.如权利要求3或4所述的多晶硅电阻结构，其特征在于，通过调整第一金属硅化物层与未被第一金属硅化物层覆盖的多晶硅电阻的长度比例，使得多晶硅电阻结构因温度变化导致的总阻值变化的幅度控制在80%~120%范围内。
6.如权利要求3或4所述的多晶硅电阻结构，其特征在于，通过调整第一金属硅化物层与未被第一金属硅化物层覆盖的多晶硅电阻的长度比例，使得多晶硅电阻结构的总阻值不随温度的变化而改变。
7.如权利要求6所述的多晶娃电阻结构，其特征在于，第一金属娃化物层的长度LI与未被第一金属硅化物层覆盖的多晶硅电阻的长度L2之间的比例关系为:L1/L2=Rsh2XTCR2/RshlXTCRl，其中，Rshl为第一金属硅化物层的方块电阻，TCRl为第一金属硅化物层的电阻温度系数，Rsh2为多晶硅电阻的方块电阻，TCR2为多晶硅电阻的电阻温度系数。
8.如权利要求1所述的多晶硅电阻结构，其特征在于，所述多晶硅电阻的掺杂浓度小于或等于5X1019/cm3。
9.如权利要求1所述的多晶硅电阻结构，其特征在于，所述第一金属硅化物层和第二金属硅化物层的金属元素为 Ta、T1、Zr、Hf、Nb、V、W、Mo、Co、Cr、V、Ru、Rh、Ir、Os、N1、Pt、Pd其中的一种或几种。
10.一种多晶硅电阻结构的形成方法，其特征在于，包括: 提供基底，在所述基底上形成具有电阻负温度系数的多晶硅电阻； 在所述多晶硅电阻中间位置表面形成具有电阻正温度系数的金属散热结构，使得在温度变化时所述多晶硅电阻结构的总阻值变化幅度降低； 在所述多晶硅电阻两端表面形成金属电极，且所述金属散热结构与金属电极相隔离。
11.如权利要求10所述的多晶硅电阻结构的形成方法，其特征在于，形成所述金属散热结构的具体工艺包括:在所述多晶硅电阻中间位置表面形成具有电阻正温度系数的第一金属娃化物层，在所述第一金属娃化物层表面形成第一导电插塞，在所述第一导电插塞表面形成第一金属层。
12.如权利要求10所述的多晶硅电阻结构的形成方法，其特征在于，形成所述金属散热结构的具体工艺包括:在所述多晶硅电阻中间位置表面形成具有电阻正温度系数的第一金属娃化物层，在所述第一金属娃化物层表面形成第一导电插塞，在所述第一导电插塞表面形成第一金属层，在所述第一金属层上形成顶层金属层和连接所述顶层金属层和第一金属层之间的多层堆叠的导电插塞和金属互连层。
13.如权利要求11或12所述的多晶硅电阻结构的形成方法，其特征在于，形成所述金属电极的具体工艺包括:在所述多晶硅电阻两端表面形成第二金属硅化物层，在所述第二金属娃化物层表面形成第二导电插塞，在所述第二导电插塞表面形成第二金属层。
14.如权利要求13所述的多晶硅电阻结构的形成方法，其特征在于，所述第一金属硅化物层和第二金属娃化物层米用同一形成工艺形成，所述第一导电插塞与第二导电插塞利用同一形成工艺形成，所述第一金属层与第二金属层利用同一形成工艺形成。
15.如权利要求14所述的多晶硅电阻结构的形成方法，其特征在于，形成所述第一金属硅化物层、第二金属硅化物层的具体工艺为:在所述多晶硅电阻表面形成硅化物阻挡层，对所述硅化物阻挡层进行刻蚀，暴露出多晶硅电阻的两端表面和中间区域表面；在所述暴露出的多晶硅电阻表面和硅化物阻挡层表面形成金属层，对所述金属层进行退火处理，使得多晶硅电阻和金属层的接触面形成金属硅化物层；去除未反应的金属层，在所述暴露出的多晶硅电阻中间区域表面形成第一金属硅化物层，在所述暴露出的多晶硅电阻两端表面形成第二金属娃化物层。
16.如权利要求13所述的多晶硅电阻结构的形成方法，其特征在于，分别形成所述第一金属娃化物层和第二金属娃化物层。
17.如权利要求13所 述的多晶硅电阻结构的形成方法，其特征在于，所述第一金属硅化物层的材料和第二金属硅化物层的材料相同或不同。
18.如权利要求11或12所述的多晶硅电阻结构的形成方法，其特征在于，通过调整第一金属硅化物层与未被第一金属硅化物层覆盖的多晶硅电阻的长度比例，使得多晶硅电阻结构因温度变化导致的总阻值变化的幅度控制在80%~120%范围内。
19.如权利要求11或12所述的多晶硅电阻结构的形成方法，其特征在于，通过调整第一金属硅化物层与未被第一金属硅化物层覆盖的多晶硅电阻的长度比例，使得多晶硅电阻结构的总阻值不随温度的变化而改变。
20.如权利要求19所述的多晶硅电阻结构的形成方法，其特征在于，第一金属硅化物层的长度LI与未被第一金属硅化物层覆盖的多晶硅电阻的长度L2之间的比例关系为:L1/L2=Rsh2XTCR2/RshlXTCRl，其中，Rshl为第一金属硅化物层的方块电阻，TCRl为第一金属硅化物层的电阻温度系数，Rsh2为多晶硅电阻的方块电阻，TCR2为多晶硅电阻的电阻温度系数。
【文档编号】H01L21/02GK104037173SQ201310074770
【公开日】2014年9月10日 申请日期:2013年3月8日 优先权日:2013年3月8日
【发明者】廖淼, 陈芳 申请人:中芯国际集成电路制造(上海)有限公司