一种硅通孔质量检测方法
【专利摘要】本发明提供一种硅通孔质量检测方法，涉及半导体【技术领域】。本发明的硅通孔质量检测方法，通过在半导体器件的硅通孔上方形成测试结构，对半导体器件进行热处理使内部具有空洞的硅通孔的空洞发生膨胀进而使得测试结构的表面产生隆起，再利用缺陷检测机台来检测测试结构的表面异常情况，实现了对硅通孔内部的空洞缺陷的检测。该方法可以及时高效地发现硅通孔内部的空洞缺陷，定量且非破坏性给出缺陷数据，提高最终产品的良率，弥补了X射线检测及常规缺陷检测机台检测的不足。
【专利说明】一种娃通孔质量检测方法
【技术领域】
[0001] 本发明涉及半导体【技术领域】，具体而言涉及一种硅通孔质量检测方法。
【背景技术】
[0002] 在半导体【技术领域】中，三维封装是一种可显著减小电子系统体积和重量、提高系 统速度和产量并降低系统功耗的封装技术。三维封装可以在器件组装过程中消除故障1C， 因此最终制得的半导体器件的产量和可靠性等都大大好于分立器件封装。
[0003] 娃通孔（Through Silicon Via ;TSV)正是基于三维封装要求而开发的技术，该技 术可以使用TSV结构将裸芯片或多芯片模块（MCM)沿Z轴层叠起来，使系统的封装体积大 大减小。由于这种Z面技术大大缩短了总的互连长度，系统的寄生电容显著减小，从而使系 统的总功耗降低了 30%左右，达到提高系统工作性能的目的。
[0004] 然而，TSV生产工艺仍然处于研发阶段，尤其是TSV铜电镀过程并不成熟，这往往 会导致TSV (硅通孔）内部的物理缺陷，从而影响应用TSV进行封装的半导体器件的整体良 率。如何有效检测TSV的质量成为工程的必要和难题。
[0005] 在现有技术中，X射线检测是当前在线检测TSV质量的有效方法，其因具有非破坏 性、即时性、特别是能够对材料为铜的TSV的内部缺陷进行检测等优点，而广受欢迎。但传 统的X射线检测也存在如下缺点：第一，分辨率【分辨率？感谢指正】的局限使得lum以下 的缺陷较难被发现。第二，扫描速度限制在线的检测规模，特别是难以实现整片晶圆的全面 检测。第三，当前技术的发展程度还没有达到自动记录缺陷相关数据的能力。对于TSV的 X射线检测，其面临的主要问题是分辨率的局限使得TSV中的空洞（void)无法得到全面检 测。
[0006] 在现有技术中，缺陷检测机台已被广泛应用于芯片制造过程缺陷控制，其对完整 晶圆的高效全面检测，优秀的分辨率，特别是对缺陷性质关键参数的记录，使其非常适合在 线缺陷控制。然而，缺陷检测机台仅能检测对表面造成影响的缺陷，当TSV内部所出现的空 洞（void)在X射线检测下不能被全面检测以及X射线检测分辨率不足时，缺陷检测机台也 对其束手无朿。
[0007] 因此，为了解决上述问题，需要提出一种新的硅通孔（TSV)的检测方法。
【发明内容】
[0008] 针对现有技术的不足，本发明提供一种硅通孔质量检测方法，该方法包括如下步 骤：
[0009] 步骤S101 :提供形成有硅通孔的半导体器件；
[0010] 步骤S102 :在所述半导体器件上形成覆盖所述硅通孔的测试结构，其中，所述测 试结构位于所述硅通孔上方的部分的上表面为平面；
[0011] 步骤S103 :对所述半导体器件进行热处理，以使所述硅通孔中内部具有空洞的硅 通孔上方的测试结构的表面产生隆起；
[0012] 步骤S104 :利用缺陷检测机台对经过热处理的所述半导体器件进行检测。
[0013] 其中，所述硅通孔的上表面与所述半导体器件的上表面处于同一平面。
[0014] 在一个实施例中，所述步骤S102包括如下步骤：
[0015] 步骤S1021 :在所述半导体器件上形成第一金属层；
[0016] 步骤S1022 :对所述第一金属层进行刻蚀，形成覆盖所述硅通孔的图形化的第一 金属层；
[0017] 步骤S1023 :形成覆盖所述图形化的第一金属层的第一绝缘层；
[0018] 其中，所述第一金属层和所述第一绝缘层构成所述测试结构。
[0019] 其中，所述第一金属层的材料为铝。
[0020] 其中，所述第一绝缘层的材料为金属间介电层材料。
[0021] 其中，在所述步骤S1023中形成的所述第一绝缘层，仅覆盖所述图形化的第一金 属层，或者，覆盖所述图形化的第一金属层和所述半导体器件未被所述图形化的第一金属 层覆盖的区域。
[0022] 在另一个实施例中，所述步骤S102包括如下步骤：
[0023] 步骤S1021' ：在所述半导体器件上形成第二绝缘层和位于其上的第三绝缘层；
[0024] 步骤S1022' ：对所述第三绝缘层和所述第二绝缘层进行刻蚀，形成位于所述硅通 孔上方且贯穿所述第三绝缘层和所述第二绝缘层的凹槽；
[0025] 步骤S1023' ：在所述凹槽中填充金属并通过化学机械抛光去除多余的金属，以在 所述凹槽中形成第二金属层；
[0026] 步骤S1024' ：形成覆盖所述第二金属层的第四绝缘层；
[0027] 其中，所述第二金属层和所述第四绝缘层构成所述测试结构。
[0028] 其中，所述第二绝缘层的材料为氮化硅，所述第三绝缘层的材料为氧化物。
[0029] 其中，所述第二金属层的材料为铜。
[0030] 其中，所述第四绝缘层的材料为氮化硅。
[0031] 进一步的，在步骤S103中，进行热处理的温度为200?400°C。
[0032] 进一步的，所述步骤S104包括：
[0033] 步骤S1041 :建立缺陷检测程式，完整检测所述半导体器件的所有硅通孔区域；
[0034] 步骤S1042 :通过软件工具处理得到所有空洞缺陷的位置，并定量给出所述半导 体器件中受致命缺陷影响的芯片。
[0035] 本发明的硅通孔质量检测方法，通过在半导体器件的硅通孔上方形成测试结构， 对半导体器件进行热处理使内部具有空洞（void)的TSV的空洞发生膨胀进而使得测试结 构的表面发生异常，再利用缺陷检测机台来检测测试结构的表面异常情况，实现了对TSV 内部的空洞缺陷的检测。这一方法可以及时高效地发现TSV内部的空洞这一致命缺陷，定 量且非破坏性给出缺陷数据，提高最终产品的良率，弥补了 X射线检测及常规缺陷检测机 台检测的不足。
【专利附图】
【附图说明】
[0036] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。
[0037] 附图中：
[0038] 图1A为本发明实施例一的硅通孔质量检测方法的步骤al形成的图形的剖视图；
[0039] 图1B为本发明实施例一的硅通孔质量检测方法的步骤a2形成的图形的剖视图；
[0040] 图1C为本发明实施例一的硅通孔质量检测方法的步骤a3形成的图形的剖视图；
[0041] 图1D为本发明实施例一的硅通孔质量检测方法的步骤a4形成的图形的剖视图；
[0042] 图1E为本发明实施例一的硅通孔质量检测方法的步骤a5形成的图形的剖视图；
[0043] 图1F为本发明实施例一的硅通孔质量检测方法的步骤a6形成的图形的剖视图；
[0044] 图2A为本发明实施例二的硅通孔质量检测方法的步骤bl形成的图形的剖视图；
[0045] 图2B为本发明实施例二的硅通孔质量检测方法的步骤b2形成的图形的剖视图；
[0046] 图2C为本发明实施例二的硅通孔质量检测方法的步骤b3形成的图形的剖视图；
[0047] 图2D为本发明实施例二的硅通孔质量检测方法的步骤b4形成的图形的剖视图；
[0048] 图2E为本发明实施例二的硅通孔质量检测方法的步骤b5形成的图形的剖视图；
[0049] 图2F为本发明实施例二的硅通孔质量检测方法的步骤b6形成的图形的剖视图；
[0050] 图2G为本发明实施例二的硅通孔质量检测方法的步骤b7形成的图形的剖视图；
[0051] 图3为本发明提出的一种硅通孔质量检测方法的流程图。
【具体实施方式】
[0052] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进 行描述。
[0053] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的 实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给 本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终 相同附图标记表示相同的元件。
[0054] 应当明白，当元件或层被称为"在...上"、"与...相邻"、"连接到"或"耦合到"其 它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层， 或者可以存在居间的元件或层。相反，当元件被称为"直接在...上"、"与...直接相邻"、 "直接连接到"或"直接耦合到"其它元件或层时，则不存在居间的元件或层。应当明白，尽管 可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、 层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部 分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元 件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0055] 空间关系术语例如"在...下"、"在...下面"、"下面的"、"在...之下"、"在...之 上"、"上面的"等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与 其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使 用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为"在其它元件下 面"或"在其之下"或"在其下"元件或特征将取向为在其它元件或特征"上"。因此，示例性 术语"在...下面"和"在...下"可包括上和下两个取向。器件可以另外地取向（旋转90 度或其它取向）并且在此使用的空间描述语相应地被解释。
[0056] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使 用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚指出 另外的方式。还应明白术语"组成"和/或"包括"，当在说明书中使用时，确定所述特征、 整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操 作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任 何及所有组合。
[0057] 这里参考作为本发明的理想实施例（和中间结构）的示意图的横截面图来描述发 明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因 此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致 的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓 度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋 藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示 意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
[0058] 为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便 阐释本发明提出的硅通孔质量检测方法。本发明的较佳实施例详细描述如下，然而除了这 些详细描述外，本发明还可以具有其他实施方式。
[0059] 本发明的TSV的检测方法，目的在于在线自动检测TSV内部缺陷，弥补X射线对 TSV质量检测的不足，提1?最终广品的良率。
[0060] 本发明通过在半导体器件的硅通孔上方形成测试结构，对半导体器件进行热处理 使内部具有空洞（void)的TSV的空洞发生膨胀进而使得测试结构的表面发生异常(形成隆 起)，利用缺陷检测机台对测试结构的表面异常情况进行检测等步骤，实现了对TSV内部的 空洞的检测。
[0061] 图3示出了本发明提出的硅通孔质量检测方法的流程图，该方法包括如下步骤：
[0062] 步骤S101 :提供形成有硅通孔的半导体器件；
[0063] 步骤S102 :在所述半导体器件上形成覆盖所述硅通孔的测试结构，其中，所述测 试结构位于所述硅通孔上方的部分的上表面为平面；
[0064] 步骤S103 :对所述半导体器件进行热处理，以使所述硅通孔中内部具有空洞的硅 通孔上方的测试结构的表面产生隆起；
[0065] 步骤S104 :利用缺陷检测机台对经过热处理的所述半导体器件进行检测。
[0066] 其中，测试结构可以为各种不同的结构，只要在TSV内部的空洞因热处理发生膨 胀时能够产生表面异常（即，产生隆起)，进而可以被缺陷检测机台检测到即可。
[0067] 下面，通过实施例一和二两个具体实施例，来介绍本发明的硅通孔（TSV)的检测方 法。
[0068] 实施例一
[0069] 下面，参照图1A-图1F和图3来描述本发明实施例一提出的硅通孔质量检测方法 的详细步骤。其中，图1A-图1F示出了本发明实施例一提出的一种硅通孔质量检测方法的 相关步骤形成的图形的示意性剖面图；图3为本发明提出的一种硅通孔质量检测方法的流 程图。
[0070] 本发明实施例提出的硅通孔质量检测方法，具体包括如下步骤：
[0071] 步骤al :提供形成有硅通孔（TSV)的半导体器件100,所述硅通孔（TSV)的上表面 与所述半导体器件的上表面处于同一平面，如图1A所示。
[0072] 示例性的，半导体器件100中包括硅通孔1001和1002,硅通孔1001中包括空洞 10011。本领域的技术人员可以理解，在实际检测过程中，硅通孔的个数可以是任意个，具体 取决于半导体器件的设计；空洞10011并非一定存在，即使存在，也并非必然存在于硅通孔 1001中，而是可能存在于所有硅通孔中的任意一个或多个之中，具体取决于相关的半导体 制造工艺等客观因素。
[0073] 其中，提供硅通孔（TSV)的上表面与半导体器件的上表面处于同一平面的半导体 器件的方法，可以为通过对包括TSV的半导体器件进行CMP处理得到。
[0074] 在本发明实施例中，半导体器件100 -般为中间产品，具体而言，一般为形成有娃 通孔的晶圆。硅通孔的材料一般为铜、钨或多晶硅，在此不做限定。
[0075] 步骤a2 :在半导体器件100的上表面形成一层金属层1010,如图1B所不。
[0076] 其中，形成金属层1010的方法，可以为物理气相沉积、或电镀等。金属层1010的 材料，可以为铝、铜等金属。
[0077] 步骤a3 :在硅通孔的上方形成图形化的光刻胶600,如图1C所示。
[0078] 其中，形成图形化的光刻胶600的方法，可以利用掩膜板进行曝光后再进行显影 得到。
[0079] 其中，图形化的光刻胶600位于每一个硅通孔上方的部分，均应保证完全覆盖相 应的娃通孔。
[0080] 步骤a4 :以图形化的光刻胶600为掩膜对金属层1010进行刻蚀，去除金属层位于 图形化的光刻胶600所覆盖的区域之外的部分，形成图形化的金属层101，如图1D所示。
[0081] 其中，图形化的金属层101完全覆盖TSV。
[0082] 步骤a5 :在图形化的金属层101和半导体器件100未被图形化的金属层101覆盖 的区域的上方形成一层绝缘层102,其中，绝缘层102位于图形化的金属层101上方的部分 呈平面，如图1E所示。
[0083] 在本实施例中，绝缘层102的材料可以为现有技术中各种可以用于形成金属间介 电层的材料，比如氮化硅（SiN)、氧化硅或氮氧化硅等。形成绝缘层102的方法，可以为化学 气相沉积法或其他合适的方法。
[0084] 当然，在本步骤中也可以进行变形，绝缘层102也可以仅覆盖图形化的金属层 101，而不覆盖半导体器件100未被图形化的金属层101覆盖的区域。
[0085] 步骤a6 :对半导体器件100进行热处理。
[0086] 在本步骤中，对半导体器件100,主要目的在于对TSV进行热处理。其中，热处理的 方法，可以为热退火等。热处理的温度，应控制在200?400°C之间，进一步优选的，控制在 250?350°C。热处理的时间，可以为200?3000秒，优选的，为500?2000秒。
[0087] 经过热处理，如果硅通孔（TSV)中存在空洞（void)缺陷，则热处理可以使硅通孔 (TSV)中的空洞发生膨胀，进而造成该硅通孔上方的图形化的金属层101和绝缘层102的表 面异常(形成隆起)。
[0088] 在本实施例中，假定硅通孔（TSV) 1001中存在空洞10011，那么，在经过热处理后， 图形化的金属层101和绝缘层102在位于硅通孔（TSV) 1001上方的部分的表面将出现异 常，形成隆起10012 (即，10012所指示的虚线框内的部分)，如图1F所示。
[0089] 步骤a7 :利用缺陷检测机台对经过热处理的半导体器件100进行检测。
[0090] 其中，缺陷检测机台，可以为现有技术中在芯片制造过程中进彳丁缺陷控制的各种 缺陷检测机台，本实施例并不对此进行限定。当缺陷检测机台检测出某个区域的金属层101 和绝缘层102的表面存在异常，则证明该区域下方的TSV出现了空洞缺陷。
[0091] 其中，步骤a7可以包括如下步骤：
[0092] 步骤a7_l、建立缺陷检测程式，完整检测半导体器件100的所有TSV区域；
[0093] 步骤a7_2、通过软件工具处理得到所有空洞缺陷的位置，并定量给出所述半导体 器件中受致命缺陷影响的所有芯片。
[0094] 其中，软件工具可以为现有的应用于缺陷检测机台的各种应用软件，在此不做限 定。
[0095] 本领域的技术人员可以理解，本实施例的步骤a2至a5实际是一个在TSV上方形 成用于空洞（void)检测的检测结构的过程。图形化的金属层101以及位于其上方的绝缘 层102共同构成了用于空洞（void)检测的检测结构。并且，该检测结构位于TSV上方的部 分的表面为平面，以便后续经过热处理后检测其表面是否出现异常(形成隆起)。
[0096] 在本实施例中，当定量给出受致命缺陷影响的芯片的位置之后，可以在与其它产 品堆叠封装之前将其去除，从而提高半导体器件的良率。
[0097] 至此，完成了根据本发明实施例一的方法实施的硅通孔质量的检测方法的介绍。 该方法可以及时高效地发现TSV内部的空洞这一致命缺陷，定量且非破坏性给出缺陷数 据，提高最终产品的良率，弥补了 X射线检测及常规缺陷检测机台检测(指不对被检测的半 导体器件进行热处理而直接检测半导体器件）的不足。
[0098] 实施例二
[0099] 下面，参照图2A-图2G和图3来描述本发明实施例二提出的硅通孔质量检测方法 的详细步骤。其中，图2A-图2G示出了本发明实施例二提出的一种硅通孔质量检测方法的 相关步骤形成的图形的示意性剖面图；图3为本发明提出的一种硅通孔质量检测方法的流 程图。
[0100] 本发明实施例提出的硅通孔质量检测方法，具体包括如下步骤：
[0101] 步骤bl :提供形成有硅通孔（TSV)的半导体器件200,所述硅通孔（TSV)的上表面 与所述半导体器件的上表面处于同一平面，如图2A所示。
[0102] 示例性的，半导体器件200中包括硅通孔2001和2002,硅通孔2001中包括空洞 20011。本领域的技术人员可以理解，在实际检测过程中，硅通孔的个数可以是任意个，具体 取决于半导体器件的设计；空洞20011并非一定存在，即使存在，也并非必然存在于硅通孔 2001中，而是可能存在于所有硅通孔中的任意一个或多个之中，具体取决于相关的半导体 制造工艺等客观因素。
[0103] 其中，提供硅通孔（TSV)的上表面与半导体器件的上表面处于同一平面的半导体 器件的方法，可以为通过对包括TSV的半导体器件进行CMP处理得到。
[0104] 在本发明实施例中，半导体器件200 -般为中间产品，具体而言，一般为形成有娃 通孔的晶圆。
[0105] 步骤b2 :在半导体器件200之上形成第一绝缘层201和位于其上的第二绝缘层 202,如图2B所示。
[0106] 其中，形成第一绝缘层201和第二绝缘层202的方法，均可以为化学气相沉积或其 他方法。第一绝缘层201的材料，可以为氮化硅（SiN);第二绝缘层202的材料，可以为氧化 物。
[0107] 步骤b3 :在第二绝缘层202之上且位于不同的硅通孔之间的区域形成图形化的光 刻胶800,如图2C所示。
[0108] 其中，形成图形化的光刻胶800的方法，可以利用掩膜板进行曝光后再进行显影 得到。
[0109] 步骤b4 :以图形化的光刻胶800为掩膜对第一绝缘层201和第二绝缘层202进行 刻蚀，去除第一绝缘层201和第二绝缘层202位于图形化的光刻胶800所覆盖的区域之外 的部分，在第一绝缘层201和第二绝缘层202中形成凹槽2012,如图2D所示。
[0110] 其中，凹槽2012位于TSV的上方。
[0111] 步骤b5 :在凹槽2012中填充金属并通过CMP (化学机械抛光)去除多余的金属，以 在凹槽2012中形成金属层203,如图2E所示。
[0112] 其中，填充金属的方法可以为ECP或其他方法。金属层203的材料可以为铝、铜或 者其他材料，优选为铜。
[0113] 步骤b6 :在金属层203和保留的第二绝缘层202之上形成一层绝缘层204。其中， 绝缘层204位于金属层203上方的部分呈平面，如图2F所示。
[0114] 在本实施例中，绝缘层204的材料可以为氮化硅（SiN)、碳化硅或氧化硅。形成绝 缘层204的方法，可以为化学气相沉积法或其他合适的方法。
[0115] 其中，在本步骤中也可以进行变形，使绝缘层204仅覆盖金属层203,而不覆盖保 留的第二绝缘层202。
[0116] 步骤b7 :对半导体器件200进行热处理。
[0117] 其中，热处理的方法，可以为热退火等。热处理的温度，应控制在200?400°C之 间，进一步优选的，控制在250?350°C。热处理的时间，可以为200?3000秒，优选的，为 500 ?2000 秒。
[0118] 经过热处理，如果硅通孔（TSV)中存在空洞（void)缺陷，则热处理可以使硅通孔 (TSV)中的空洞发生膨胀，进而造成该硅通孔上方的金属层203和绝缘层204的表面发生异 常(形成隆起)。
[0119] 在本实施例中，假定硅通孔（TSV)2001中存在空洞20011，那么，在经过热处理后， 金属层203和绝缘层204在位于硅通孔（TSV) 1001上方的部分的表面将出现异常，形成隆 起20012 (即，20012所指示的虚线框内的部分)，如图2G所示。
[0120] 步骤b8 :利用缺陷检测机台对经过热处理的半导体器件200进行检测。
[0121] 其中，缺陷检测机台，可以为现有技术中在芯片制造过程中进行缺陷控制的各种 缺陷检测机台，本实施例并不对此进行限定。当缺陷检测机台检测出某个区域的金属层203 和绝缘层204的表面存在异常，则证明该区域下方的TSV出现了空洞缺陷。
[0122] 其中，步骤b8可以包括如下步骤：
[0123] 步骤b8_l、建立缺陷检测程式，完整检测半导体器件200的所有TSV区域；
[0124] 步骤b8_2、通过软件工具处理得到所有空洞缺陷的位置，并定量给出所述半导体 器件中受致命缺陷影响的所有芯片。
[0125] 其中，软件工具可以为现有的应用于缺陷检测机台的各种应用软件，在此不做限 定。
[0126] 在本实施例中，当定量给出受致命缺陷影响的芯片的位置之后，可以在与其它产 品堆叠封装之前将其去除，从而提高半导体器件的良率。
[0127] 本领域的技术人员可以理解，本实施例的步骤b2至b6实际是一个在TSV上方形 成用于空洞（void)检测的检测结构的过程。金属层203以及位于其上方的绝缘层204共 同构成了用于空洞（void)检测的检测结构。并且，该检测结构位于TSV上方的部分的表面 为平面，以便后续经过热处理后检测其表面是否出现异常(形成隆起)。
[0128] 至此，完成了根据本发明实施例二的方法实施的硅通孔质量的检测方法的介绍。 该方法可以及时高效地发现TSV内部的空洞这一致命缺陷，定量且非破坏性给出缺陷数 据，提高最终产品的良率，弥补了 X射线检测及常规缺陷检测机台检测的不足。
[0129] 本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于 举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人 员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的 变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由 附属的权利要求书及其等效范围所界定。
【权利要求】
1. 一种硅通孔质量检测方法，其特征在于，所述方法包括如下步骤： 步骤S101 :提供形成有硅通孔的半导体器件； 步骤S102 :在所述半导体器件上形成覆盖所述硅通孔的测试结构，其中，所述测试结 构位于所述硅通孔上方的部分的上表面为平面； 步骤S103 :对所述半导体器件进行热处理，以使所述硅通孔中内部具有空洞的硅通孔 上方的测试结构的表面产生隆起； 步骤S104 :利用缺陷检测机台对经过热处理的所述半导体器件进行检测。
2. 如权利要求1所述的硅通孔质量检测方法，其特征在于，在所述步骤S101中，所述硅 通孔的上表面与所述半导体器件的上表面处于同一平面。
3. 如权利要求1所述的硅通孔质量检测方法，其特征在于，所述步骤S102包括： 步骤S1021 :在所述半导体器件上形成第一金属层； 步骤S1022 :对所述第一金属层进行刻蚀，形成覆盖所述硅通孔的图形化的第一金属 层； 步骤S1023 :形成覆盖所述图形化的第一金属层的第一绝缘层； 其中，所述第一金属层和所述第一绝缘层构成所述测试结构。
4. 如权利要求3所述的硅通孔质量检测方法，其特征在于，所述第一金属层的材料为 错。
5. 如权利要求3所述的硅通孔质量检测方法，其特征在于，所述第一绝缘层的材料为 金属间介电层材料。
6. 如权利要求3所述的硅通孔质量检测方法，其特征在于，在所述步骤S1023中形成的 所述第一绝缘层，仅覆盖所述图形化的第一金属层，或者，覆盖所述图形化的第一金属层和 所述半导体器件未被所述图形化的第一金属层覆盖的区域。
7. 如权利要求1所述的硅通孔质量检测方法，其特征在于，所述步骤S102包括： 步骤S1021' ：在所述半导体器件上形成第二绝缘层和位于其上的第三绝缘层； 步骤S1022' ：对所述第三绝缘层和所述第二绝缘层进行刻蚀，形成位于所述硅通孔上 方且贯穿所述第三绝缘层和所述第二绝缘层的凹槽； 步骤S1023' ：在所述凹槽中填充金属并通过化学机械抛光去除多余的金属，以在所述 凹槽中形成第二金属层； 步骤S1024' ：形成覆盖所述第二金属层的第四绝缘层； 其中，所述第二金属层和所述第四绝缘层构成所述测试结构。
8. 如权利要求7所述的硅通孔质量检测方法，其特征在于，所述第二绝缘层的材料为 氮化硅，所述第三绝缘层的材料为氧化物。
9. 如权利要求7所述的硅通孔质量检测方法，其特征在于，所述第二金属层的材料为 铜。
10. 如权利要求7所述的硅通孔质量检测方法，其特征在于，所述第四绝缘层的材料为 氮化硅。
11. 如权利要求1至10任一项所述的硅通孔质量检测方法，其特征在于，在所述步骤 S103中进行热处理的温度为200?400°C。
12. 如权利要求1至10任一项所述的硅通孔质量检测方法，其特征在于，所述步骤 S104包括： 步骤S1041 :建立缺陷检测程式，完整检测所述半导体器件的所有硅通孔区域； 步骤S1042 :通过软件工具处理得到所有空洞缺陷的位置，并定量给出所述半导体器 件中受致命缺陷影响的芯片。
【文档编号】H01L21/66GK104064487SQ201310088609
【公开日】2014年9月24日 申请日期:2013年3月19日 优先权日:2013年3月19日
【发明者】张武志 申请人:中芯国际集成电路制造(上海)有限公司