半导体器件及其制造方法
【专利摘要】本发明公开了一种半导体器件及其制造方法，包括：在衬底上形成沿第一方向延伸的多个鳍片和鳍片之间的沟槽；在沟槽中填充成应力衬层；在应力衬层中形成沿第二方向延伸的开口；在开口中形成沿第二方向延伸并且跨越多个鳍片的栅极堆叠。依照本发明的半导体器件及其制造方法，在鳍片之间、栅极堆叠两侧填充了应力衬层，有效增大了沟道区载流子迁移率，提高了器件性能。
【专利说明】半导体器件及其制造方法
【技术领域】
[0001] 本发明涉及一种半导体器件及其制造方法，特别是涉及一种在体Si衬底上形成 的具有应力的三维多栅FinFET及其制造方法。
【背景技术】
[0002] 在当前的亚20nm技术中，三维多栅器件（FinFET或Tri-gate)是主要的器件结 构，这种结构增强了栅极控制能力、抑制了漏电与短沟道效应。
[0003] 例如，双栅SOI结构的M0SFET与传统的单栅体Si或者SOI M0SFET相比，能够抑 制短沟道效应（SCE)以及漏致感应势垒降低（DIBL)效应，具有更低的结电容，能够实现沟 道轻掺杂，可以通过设置金属栅极的功函数来调节阈值电压，能够得到约2倍的驱动电流， 降低了对于有效栅氧厚度（EOT)的要求。而三栅器件与双栅器件相比，栅极包围了沟道区 顶面以及两个侧面，栅极控制能力更强。进一步地，全环绕纳米线多栅器件更具有优势。
[0004] 现有的FinFET结构以及制造方法通常包括：在体Si或者SOI衬底中刻蚀形成多 个平行的沿第一方向延伸的鳍片和沟槽；对鳍片执行离子注入或者沉积掺杂层并退火，在 鳍片中部形成穿通阻挡层（PTSL)以抑制寄生沟道效应；在沟槽中填充绝缘材料，回刻以露 出部分鳍片，形成浅沟槽隔离（STI);在鳍片顶部以及侧壁沉积通常为氧化硅的较薄(例如 仅1?5nm)假栅极绝缘层，在假栅极绝缘层上沉积通常为多晶硅、非晶硅的假栅极层；刻 蚀假栅极层和假栅极绝缘层，形成沿第二方向延伸的假栅极堆叠，其中第二方向优选地垂 直于第一方向；以假栅极堆叠为掩模，对鳍片进行浅掺杂形成轻掺杂漏结构（LDD)以抑制 漏致感应势垒降低效应；在假栅极堆叠的沿第一方向的两侧沉积并刻蚀形成栅极侧墙；在 栅极侧墙的沿第一方向的两侧的鳍片上外延生长相同或者相近材料形成源漏区，优选采用 SiGe、SiC等高于Si应力的材料以提高载流子迁移率；优选地，在源漏区上形成接触刻蚀停 止层（CESL);在晶片上沉积层间介质层（ILD);刻蚀去除假栅极堆叠，在ILD中留下栅极沟 槽；在栅极沟槽中沉积高k材料（HK)的栅极绝缘层以及金属/金属合金/金属氮化物（MG) 的栅极导电层，并优选包括氮化物材质的栅极盖层以保护金属栅极。进一步地，利用掩模刻 蚀ILD形成源漏接触孔，暴露源漏区；可选地，为了降低源漏接触电阻，在源漏接触孔中形 成金属硅化物。填充金属/金属氮化物形成接触塞，通常优选填充率较高的金属W、Ti。由 于CESL、栅极侧墙的存在，填充的金属W、Ti会自动对准源漏区，最终形成接触塞。此种接 触塞结构也称作自对准接触（SAC)。
[0005] 然而，鉴于FinFET尺寸日益缩减(例如22nm以下乃至10nm左右），通过应力层向 沟道区施加应力从而提高载流子迁移率、器件驱动能力的方法变得日益困难，这是由于在 微细尺寸上氮化硅、类金刚石无定形碳（DLC)等应力衬层的保形性不再良好，容易与下层结 构发生剥离，导致局部或者整体应力失效。
[0006] 因此综上所示，现有的体Si衬底制作的FinFET难以有效提高器件的驱动能力。
【发明内容】
[0007] 由上所述，本发明的目的在于克服上述技术困难，提出一种新的FinFET结构及其 制造方法，能有效增大沟道区应力从而提升载流子迁移率，并最终增强器件的驱动能力。
[0008] 为此，本发明提供了一种半导体器件制造方法，包括：在衬底上形成沿第一方向延 伸的多个鳍片和鳍片之间的沟槽；在沟槽中填充成应力衬层；在应力衬层中形成沿第二方 向延伸的开口；在开口中形成沿第二方向延伸并且跨越多个鳍片的栅极堆叠。
[0009] 其中，应力衬层的材质包括氮化硅、DLC及其组合。
[0010] 其中，对于PFET而言应力衬层具有张应力，对于NFET而言应力衬层具有压应力。
[0011] 其中，形成栅极堆叠之后进一步包括：在栅极堆叠沿第一方向的两侧形成栅极侧 墙；在栅极侧墙沿第一方向两侧的鳍片顶部形成源漏区；在源漏区上形成金属硅化物。
[0012] 其中，栅极堆叠包括高k材料的栅极绝缘层、功函数调节层以及电阻调节层。
[0013] 本发明还提供了一种半导体器件，包括：衬底上沿第一方向延伸的多个鳍片；沿 第二方向延伸并且跨越了每个鳍片的栅极堆叠；位于栅极沿第一方向的两侧的鳍片上的源 漏区；其中，多个鳍片之间、栅极堆叠沿第一方向的两侧具有应力衬层。
[0014] 其中，应力衬层的材质包括氮化硅、DLC及其组合。
[0015] 其中，对于PFET而言应力衬层具有张应力，对于NFET而言应力衬层具有压应力。 [0016] 其中，栅极堆叠包括高k材料的栅极绝缘层、功函数调节层以及电阻调节层。
[0017] 其中，源漏区上具有金属硅化物。
[0018] 依照本发明的半导体器件及其制造方法，在鳍片之间、栅极堆叠两侧填充了应力 衬层，有效增大了沟道区载流子迁移率，提高了器件性能。
【专利附图】
【附图说明】
[0019] 以下参照附图来详细说明本发明的技术方案，其中：
[0020] 图1至图8为依照本发明的FinFET的制造方法各步骤的示意图。
【具体实施方式】
[0021] 以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技 术效果，公开了能有效增大沟道区应力从而提升载流子迁移率的三维多栅FinFET及其制 造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语"第一"、"第 二"、"上"、"下"等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗 示所修饰器件结构或制造工序的空间、次序或层级关系。
[0022] 如图1的透视图所示，在衬底1上形成沿第一方向延伸的多个鳍片结构1F以及鳍 片结构之间的沟槽1G，其中第一方向为未来器件沟道区延伸方向。提供衬底1，衬底1依照 器件用途需要而合理选择，可包括单晶体娃（Si)、单晶体锗（Ge)、应变娃（Strained Si)、 锗硅（SiGe)，或是化合物半导体材料，例如氮化镓（GaN)、砷化镓（GaAs)、磷化铟（InP)、锑 化铟（InSb)，以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑， 衬底1优选地为体Si。优选地，在衬底1上通过旋涂、喷涂、丝网印刷等工艺沉积形成光刻 胶层2,并以沿第一方向延伸分布的掩模板图形曝光/显影形成光刻胶图形2。以光刻胶2 为掩模，刻蚀衬底1，在衬底1中形成多个沿第一方向平行分布的沟槽1G以及沟槽1G之间 剩余的衬底1材料所构成的鳍片1F。刻蚀优选各向异性的刻蚀，例如等离子体干法刻蚀、反 应离子刻蚀（RIE)或者四甲基氢氧化铵（TMAH)湿法腐蚀，使得沟槽1G的深宽比优选地大于 5:1。
[0023] 此外，也可以采用侧墙图形转移方法来形成鳍片。例如，先在衬底上通过CVD或 PVD方法沉积材质例如多晶硅、非晶硅、非晶碳、氧化硅等材质的牺牲层，然后通过i线曝 光、紫外线曝光等方法在牺牲层上形成较大尺寸的光刻胶掩模，以该大尺寸光刻胶为掩模 刻蚀牺牲层先形成较大尺寸的牺牲层图形，接着在牺牲层图形线条的两侧沉积并刻蚀形成 氮化硅、DLC等材质的侧墙，去除牺牲层留下侧墙，侧墙构成了较小尺寸的线条。以这些小 尺寸线条为掩模，刻蚀衬底得到小尺寸鳍片。
[0024] 如图2的透视图所示，去除光刻胶图形2,在多个鳍片1F之间的沟槽1G中形成应 力衬层3。例如通过PECVD、HDPCVD、MOCVD、MBE、ALD、磁控溅射等工艺，形成应力衬层3以 完全填充鳍片1F之间的沟槽1G。应力衬层3的材质例如氮化硅、DLC及其组合。对于PFET 而言，应力衬层3具有张应力，对于NFET而言，应力衬层3具有压应力。应力衬层3的应力 类型和绝对值大小可以通过控制工艺参数来实现，例如控制PECVD或磁控溅射的气压、温 度、等离子体功率等参数使得应力绝对值大于lGPa，并优选介于2?4GPa之间。随后优选 地，采用CMP、回刻（etch-back)等工艺平坦化应力衬层3直至暴露鳍片1F顶部。值得注 意的是，与以往鳍片之间沟槽内填充氧化硅等绝缘介质形成浅沟槽隔离（STI)不同，本发明 技术方案采用氮化硅、DLC及其组合作为应力衬层以向沟道区提供应力，并且同时该应力衬 层也能绝缘隔离鳍片沟道区，进一步提高了器件性能。
[0025] 如图3的透视图以及图4和图5的剖面透视图所示，图形化并刻蚀应力衬层3,在 应力衬层3中形成沿第二方向（优选垂直于前述第一方向）的开口 3G。在应力衬层3上形 成光刻胶图形(未示出），暴露出应力衬层3沿第一方向的中部。以光刻胶图形为掩模，采用 各向异性的等离子干法刻蚀或者RIE，刻蚀应力衬层3,在中部形成开口 3G，将应力衬层3沿 第一方向分为左右两块3A和3B，开口 3G露出了鳍片1F的中部。图4为沿图3的A-A'线 剖得，图5为沿图3的B-B'线剖得。
[0026] 如图6的透视图所示，在应力衬层3的开口 3G中形成栅极堆叠。图7的剖视图为 沿图6的A-A'线剖得到，图8的剖视图为沿图6的C-C'线剖得。
[0027] 通过 PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸发、溅射等工艺依次在开口 3G 中 沉积栅极绝缘层4、功函数调节层5、以及电阻调节层6。栅极绝缘层4优选高k材料，包括 但不限于包括选自 Hf〇2、HfSiOx、HfSiON、HfA10x、HfTaO x、HfLaOx、HfAlSiOx、HfLaSiOx 的铪 基材料(其中，各材料依照多元金属组分配比以及化学价不同，氧原子含量x可合理调整， 例如可为1?6且不限于整数)，或是包括选自Zr0 2、La203、LaA103、Ti02、Y 203的稀土基高K 介质材料，或是包括A1203，以其上述材料的复合层。功函数调节层5则可为金属，其中金属 可包括 Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La 等金属单质、 或这些金属的合金以及这些金属的氮化物。电阻调节层6可以包括多晶硅、多晶锗硅、上述 金属单质、金属合金以及金属氮化物，并且优选地掺杂C、F、N、0、B、P、As等元素以调节电 阻。优选地，层3与层4之间、和/或层4与层5之间还具有氮化物的阻挡层（未示出），阻 挡层材质为凡乂、1^、队、1^\1# 2、1^\1!^、队，其中1为了&、11、!^、21^〇、1或其它元素或其 组合。随后如图7所示，沿第一方向刻蚀去除部分上述叠层，仅在沟槽3G中留下沿第二方 向延伸分布的栅极堆叠4/5/6。
[0028] 随后优选地，在上述栅极堆叠4/5/6的沿第一方向的两侧形成栅极侧墙7。例如通 过PECVD、磁控溉射等工艺形成氮化娃、DLC材质的介质层并刻蚀形成侧墙7。接着，以栅极 侧墙7为掩模，对沿第一方向两侧的鳍片1F顶部进行注入掺杂，形成源漏区（图8中虚线框 所示)。
[0029] 其中，源漏区可以是单一的重掺杂区，也可以是包括轻掺杂源漏（LDD)结构的掺杂 区，LDD结构通过以栅极堆叠4/5/6为掩模垂直离子注入得到，或者还可以包括倾斜离子注 入得到的晕状（halo)源漏掺杂区（图7中椭圆虚线框所示)。进一步地，还可以先刻蚀鳍片 1F顶部形成源漏沟槽，然后在沟槽中外延生长更高应力的SiGe、Si:C、Si:H、SiSn、GeSn、 SiGe: C等材料及其组合，以进一步提高沟道区应力。优选地，在外延生长源漏的同时进行原 位掺杂或者外延之后进行离子注入而重掺杂，使得源漏具有高于轻掺杂源漏的杂质浓度。 随后，退火以激活掺杂的杂质。
[0030] 随后，在源漏区上蒸发、溅射、MOCVD、MBE、ALD形成金属层（未示出），其材质例如 Ni、Pt、Co、Ti、W等金属以及金属合金。在250?1000摄氏度下退火lms?lOmin，使得金 属或金属合金与源漏区中所含的Si元素反应形成金属硅化物8,以降低接触电阻。
[0031 ] 此后，可以在整个器件上形成层间介质层并刻蚀形成源漏接触孔以完成最终器件 制造。
[0032] 最终形成的器件结构透视图如图5所示，剖视图如图6、7所示，器件包括：衬底上 沿第一方向延伸的多个鳍片，沿第二方向延伸（与第一方向相交并且优选地垂直）并且跨越 了每个鳍片的栅极，位于栅极沿第一方向的两侧的鳍片上的源漏区，源漏区上具有金属硅 化物。其中，鳍片之间、栅极沿第一方向的两侧具有应力衬层，用于提高沟道区应力和载流 子迁移率。其余各个部件结构以及参数、材料均在方法中详述，在此不再赘述。
[0033] 实施例1
[0034] 依照上述方法制造的器件结构中，鳍片高度为80nm，宽度(沿第二方向）为20nm， (沿第一方向）栅极堆叠的宽度(也即沟槽3G的宽度、沟道区长度）为40nm。如表1所示，申 请人尝试了不同的应力类型和大小，获得了器件的各种性能参数，例如最大漏电流Idmax、 关断电流Ioff以及灵敏度SS。
[0035] 表 1
[0036]
【权利要求】
1. 一种半导体器件制造方法，包括： 在衬底上形成沿第一方向延伸的多个鳍片和鳍片之间的沟槽； 在沟槽中填充成应力衬层； 在应力衬层中形成沿第二方向延伸的开口； 在开口中形成沿第二方向延伸并且跨越多个鳍片的栅极堆叠。
2. 如权利要求1的半导体器件制造方法，其中，应力衬层的材质包括氮化硅、DLC及其 组合。
3. 如权利要求1的半导体器件制造方法，其中，对于PFET而言应力衬层具有张应力，对 于NFET而言应力衬层具有压应力。
4. 如权利要求1的半导体器件制造方法，其中，形成栅极堆叠之后进一步包括： 在栅极堆叠沿第一方向的两侧形成栅极侧墙； 在栅极侧墙沿第一方向两侧的鳍片顶部形成源漏区； 在源漏区上形成金属硅化物。
5. 如权利要求1的半导体器件制造方法，其中，栅极堆叠包括高k材料的栅极绝缘层、 功函数调节层以及电阻调节层。
6. -种半导体器件，包括： 衬底上沿第一方向延伸的多个鳍片； 沿第二方向延伸并且跨越了每个鳍片的栅极堆叠； 位于栅极沿第一方向的两侧的鳍片上的源漏区； 其中，多个鳍片之间、栅极堆叠沿第一方向的两侧具有应力衬层。
7. 如权利要求6的半导体器件，其中，应力衬层的材质包括氮化硅、DLC及其组合。
8. 如权利要求6的半导体器件，其中，对于PFET而言应力衬层具有张应力，对于NFET 而言应力衬层具有压应力。
9. 如权利要求6的半导体器件，其中，栅极堆叠包括高k材料的栅极绝缘层、功函数调 节层以及电阻调节层。
10. 如权利要求6的半导体器件，其中，源漏区上具有金属硅化物。
【文档编号】H01L21/336GK104124165SQ201310156840
【公开日】2014年10月29日 申请日期:2013年4月28日 优先权日:2013年4月28日
【发明者】许杰 申请人:中国科学院微电子研究所