静电保护电路的制作方法
【专利摘要】本发明公开了一种静电保护电路，包括：第一级电源保护的高端通过第五反相二极管与第三输入输出管脚相连，其低端与第二级电源保护的高端相连，并通过第一反相二极管与第一输入输出管脚相连；第二级电源保护的低端与第三级电源保护的高端相连，并通过第三反相二极管第二输入输出管脚；第三级电源保护的低端接地；发明适用CMOS工艺上多种电压应用下各输入输出IO之间的静电保护，使用同一电源保护结构，即能满足不同电压之间的静电防护需求。
【专利说明】静电保护电路
【技术领域】
[0001] 本发明涉及集成电路制造领域，特别是涉及一种静电保护电路。
【背景技术】
[0002] 在互补型金属氧化物半导体工艺的芯片上，通常会存在不同电压应用的输入输出 管脚，通常是各自电源到地之间有对应唯一的电源保护器件。这样的设计需要多种电压的 电源保护器件，而且相互之间无法灵活组合。例如图1所示电路结构，这种电路在无法提供 不同电压之间的静电保护，并且静电保护管开启电压较高，器件泄放电流能力有限。
【发明内容】
[0003] 本发明要解决的技术问题是提供一种能满足不同电压之间静电防护需求的静电 保护电路。
[0004] 为解决上述技术问题，本发明的静电保护电路，包括：第一级电源保护HL1的高端 通过第五反相二极管D5与第三输入输出管脚PAD3相连，其低端与第二级电源保护HL2的 高端相连，并通过第一反相二极管D1与第一输入输出管脚PAD1相连；
[0005] 第二级电源保护HL2的低端与第三级电源保护HL3的高端相连，并通过第三反相 二极管D3第二输入输出管脚PAD2 ;
[0006] 第三级电源保护HL3的低端接地；
[0007] 第一输入输出管脚PAD1为电压需求最高的管脚，通过第二反相二极管D2接地；
[0008] 第二输入输出管脚PAD2为电压需求最低的管脚，通过第四反相二极管D4接地；
[0009] 第三输入输出管脚PAD3为电压需求位于第一输入输出管脚PAD1和第二输入输出 管脚（PAD2)的管脚，通过串联的第六反相二极管D6和第七反相二极管D7接地；
[0010] 第一至第三级电源保护HL1-HL3的静电防护能力相同，抗击穿电压不同；第三级 电源保护HL3的反向开启电压高于第二输入输出管脚PAD2的工作电压，低于第二输入输出 管脚PAD2的内部电路失效电压；第二级电源保护HL2的反向开启电压与第一级之和高于第 一输入输出管脚PAD1的工作电压，低于第一输入输出管脚PAD1的内部电路失效电压；第一 级电源保护HL1的反向开启电压与第一，第二级的反向开启电压之和高于第三输入输出管 脚PAD3的工作电压，低于第三输入输出管脚PAD3的内部电路失效电压；
[0011] 所述第一至第三级电源保护HL1-HL3采用PM0S管P1-P3。
[0012] 本发明适用CMOS工艺上多种电压应用下各输入输出10之间的静电保护，使用同 一电源保护结构，即能满足不同电压之间的静电防护需求。
【专利附图】
【附图说明】
[0013] 下面结合附图与【具体实施方式】对本发明作进一步详细的说明：
[0014] 图1是一种现有多电源保护电路结构。
[0015] 图2是本发明一实施例的示意图。
[0016] 附图标记说明
[0017] HL1-HL3是第一至第三级电源保护；
[0018] PAD1-PAD3是第一至第三输入输出管脚相连；
[0019] D1-D7是第一至第七反相二极管；
[0020] P1-P3 是 PM0S 管
【具体实施方式】
[0021] 如图2所示，本发明的一实施例包括：第一级电源保护HL1 (P1)的高端通过反相 二极管D5与第三输入输出管脚PAD3相连，其低端与第二级电源保护HL2(P2)的高端相连， 并通过第一反相二极管D1与第一输入输出管脚PAD1相连；
[0022] 第二级电源保护HL2 (P2)的低端与第三级电源保护HL3的高端相连，并通过第三 反相二极管D3第二电压输入输出管脚PAD2 ;
[0023] 第三级电源保护HL3 (P3)的低端接地；
[0024] 第一输入输出管脚PAD1为电压需求最高的管脚，通过第二反相二极管D2接地；
[0025] 第二输入输出管脚PAD2为电压需求最低的管脚，通过第四反相二极管D4接地；
[0026] 第三输入输出管脚PAD3为电压需求位于第一输入输出管脚PAD1和第二输入输出 管脚PAD2的管脚，通过串联的第六反相二极管D6和第七反相二极管D7接地；
[0027] 第一至第三级电源保护HL1-HL3的静电防护能力相同，抗击穿电压不同；第三级 电源保护HL3的反向开启电压高于第二输入输出管脚PAD2的工作电压，低于第二输入输出 管脚（PAD2)的内部电路失效电压；第二级电源保护HL2的反向开启电压与第一级之和高于 第一输入输出管脚PAD1的工作电压，低于第一输入输出管脚PAD1的内部电路失效电压；第 一级电源保护HL1的反向开启电压与第一，第二级的反向开启电压之和高于第三输入输出 管脚PAD3的工作电压，低于第三输入输出管脚PAD3的内部电路失效电压。
[0028] 例如，PAD3为电压需求最高的输入输出管脚(如40V)，PAD2为电压需求最低的输 入输出管脚（如5V)，PAD1的电压需求位于PAD3和PAD2之间（如12V);当有静电从PAD3 进入，对PAD2进行放电时，PAD3与第一级电源保护相连的二极管处于正偏导通，第一、第二 和第三级电源保护处于反偏击穿导通状态，通过地与连接PAD2的二极管正偏导通将静电 泄放。
[0029] 而当静电从PAD2进入，对PAD1进行放电时，PAD2与第三级电源保护相连的二极 管处于正偏导通，第三级电源保护处于反偏击穿导通状态，通过地与连接PAD1的二极管正 偏导通将静电泄放。
[0030] 而正常工作时，第一级、第二级、第三级电源保护以及各静电保护二极管均处于反 偏状态，不会导通，因此不会影响电路正常工作。
[0031] 以上通过【具体实施方式】和实施例对本发明进行了详细的说明，但这些并非构成对 本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改 进，这些也应视为本发明的保护范围。
【权利要求】
1. 一种静电保护电路，其特征是，包括： 第一级电源保护（HL1)的高端通过第五反相二极管（D5)与第三输入输出管脚（PAD3) 相连，其低端与第二级电源保护（HL2)的高端相连，并通过第一反相二极管（D1)与第一输 入输出管脚（PAD1)相连； 第二级电源保护（HL2)的低端与第三级电源保护（HL3)的高端相连，并通过第三反相 二极管（D3)第二输入输出管脚（PAD2); 第三级电源保护（HL3)的低端接地； 第一输入输出管脚（PAD1)为电压需求最高的管脚，通过第二反相二极管（D2)接地； 第二输入输出管脚（PAD2)为电压需求最低的管脚，通过第四反相二极管（D4)接地； 第三输入输出管脚（PAD3)为电压需求位于第一输入输出管脚（PAD1)和第二输入输出 管脚（PAD2)的管脚，通过串联的第六反相二极管（D6)和第七反相二极管（D7)接地； 第一至第三级电源保护（HL1-HL3)的静电防护能力相同，抗击穿电压不同；第三级电 源保护（HL3)的反向开启电压高于第二输入输出管脚（PAD2)的工作电压，低于第二输入输 出管脚（PAD2)的内部电路失效电压；第二级电源保护（HL2)的反向开启电压与第一级之和 高于第一输入输出管脚（PAD1)的工作电压，低于第一输入输出管脚（PAD1)的内部电路失 效电压；第一级电源保护（HL1)的反向开启电压与第一，第二级的反向开启电压之和高于 第三输入输出管脚（PAD3)的工作电压，低于第三输入输出管脚（PAD3)的内部电路失效电 压。
2. 如权利要求1所述的静电保护电路，其特征是：所述第一至第三级电源保护 (HL1-HL3)采用 PMOS 管（P1-P3)。
【文档编号】H01L27/02GK104157642SQ201310178393
【公开日】2014年11月19日 申请日期:2013年5月15日 优先权日:2013年5月15日
【发明者】苏庆, 邓樟鹏, 苗彬彬, 张强 申请人:上海华虹宏力半导体制造有限公司