一种半导体器件的制造方法
【专利摘要】本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上依次形成蚀刻停止层、低k介电层、缓冲层和硬掩膜层；在低k介电层中形成铜金属互连结构；去除通过铜金属互连结构露出的蚀刻停止层；分三步实施蚀刻后处理过程；在铜金属互连结构中形成铜金属层。根据本发明，可以有效去除实施双大马士革工艺所需的蚀刻过程产生的残留物和杂质，恢复低k介电层的固有介电常数，减少通过铜金属互连结构连通的下层铜互连金属的损失，使铜金属互连结构具有较小的接触电阻，避免铜金属互连结构出现开路现象。
【专利说明】一种半导体器件的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种改进双大马士革工艺的方法。
【背景技术】
[0002]在半导体器件的后段制程(BEOL)中，通常采用双大马士革工艺形成半导体器件中的铜金属互连层，图1A-图1E示出了一种双大马士革工艺过程。
[0003]首先，如图1A所示，提供半导体衬底100，采用化学气相沉积工艺在半导体衬底100上依次形成蚀刻停止层101、低k介电层102、缓冲层103和硬掩膜层104。
[0004]在半导体衬底100上形成有前端器件，为了简化，图例中未予示出。所述前端器件是指在BEOL之前形成的器件，在此并不对前端器件的具体结构进行限定。通常采用超低k介电材料构成低k介电层102,所述超低k介电材料是指介电常数(k值)小于2的介电材料。缓冲层103由自下而上依次堆叠的OMCTS (八甲基环化四硅氧烷)层103a和TEOS (正硅酸乙酯)层103b构成，TEOS层103b的作用是在后续研磨填充的铜互连金属时避免机械应力对超低k介电材料的多孔化结构造成损伤，OMCTS层103a的作用是作为超低k介电材料和TEOS之间的过渡材料层以增加二者之间的附着力。硬掩膜层104由自下而上依次堆叠的金属硬掩膜层104a和氧化物硬掩膜层104b构成，这种双层硬掩膜层的结构能够保证双重图形化或者多重图形化的工艺精度。
[0005]接着，如图1B所示，在硬掩膜层104中形成第一开口 105，以露出下方的缓冲层103。所述第一开口 105用作铜金属互连结构中的沟槽的图案，其可以包括多个具有不同特征尺寸的图形。
[0006]接着，如图1C所示，在缓冲层103和低k介电层102中形成第二开口 106，所述第二开口 106用作铜金属互连结构中的通孔的图案，其也可以包括多个具有不同特征尺寸的图形。
[0007]接着，如图1D所示，以硬掩膜层104为掩膜，执行一体化刻蚀(All-1n-one Etch)工艺蚀刻缓冲层103和低k介电层102 (即同步蚀刻缓冲层103和低k介电层102)，以在低k介电层102中形成铜金属互连结构107。
[0008]接着，如图1E所示，采用干法蚀刻工艺蚀刻通过铜金属互连结构107露出的蚀刻停止层101，以使铜金属互连结构107与形成于半导体衬底100上的前端器件连通。然后，在铜金属互连结构107中填充铜金属之前，执行蚀刻后处理过程，以去除前述蚀刻过程所产生的残留物和杂质，保证后续沉积铜金属扩散阻挡层和铜金属种子层时二者的沉积质量。
[0009]所述蚀刻后处理过程是一步完成的，本领域技术人员通常采用常规的湿法清洗工艺实施所述蚀刻后处理。所述湿法清洗的清洗液为美国杜邦公司出品的EKC，其属于一种碱性物质，就其功能性组分而言，包括氧化剂、蚀刻剂、螯合剂、PH值调节剂、缓蚀剂和水。这种一步完成的蚀刻后处理过程存在下述缺陷:第一，EKC的优点是性质温和，去除前述蚀刻过程所产生的残留物和杂质时对低k介电层102基本不会造成损伤，但是，EKC对所述残留物中的聚合物的去除效果不是特别理想，由此造成铜金属互连结构107中的通孔部分在填充铜互连金属之后具有较高的接触电阻Re，导致器件互连性能的下降；第二，在实施EKC清洗之后，采用去离子水冲洗以及烘干的方法仍然存在EKC残留的问题；第三，如果在实施EKC清洗之后，采用DHF (稀释的氢氟酸)实施二次清洗，则可以解决上述残留物中的聚合物的去除效果不理想的问题，同时可以将前述蚀刻过程对低k介电层102造成的损伤部分加以去除以恢复低k介电层102的固有介电常数，但是这并不能解决EKC残留的问题，残留的EKC和残留的DHF还会产生协同作用，对通过铜金属互连结构107连通的前端器件中的铜互连金属造成更严重的损伤，例如大于1nm厚度的铜互连金属的损失，进而引发潜在的铜金属互连结构107中的通孔部分的互连开路。
[0010]因此，需要提出一种方法，以解决上述问题。
【发明内容】
[0011]针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括:提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、低k介电层、缓冲层和硬掩膜层；在所述低k介电层中形成铜金属互连结构；去除通过所述铜金属互连结构露出的蚀刻停止层；分三步实施蚀刻后处理过程。
[0012]进一步，所述蚀刻后处理包括对所述半导体衬底执行第一湿法清洗的步骤，采用的清洗液为稀释的氢氟酸。
[0013]进一步，在所述第一湿法清洗之后，对所述半导体衬底执行第二湿法清洗，采用的清洗液为EKC。
[0014]进一步，在所述第二湿法清洗之后，将所述半导体衬底置于离心机中利用高速旋转所产生的离心力去除残留的EKC和稀释的氢氟酸，随后用去离子水冲洗所述半导体衬底并对其进行干燥处理。
[0015]进一步，所述稀释的氢氟酸的浓度为0.05-0.5%。
[0016]进一步，形成所述铜金属互连结构包括:在所述硬掩膜层中形成第一开口，以露出所述缓冲层；在所述缓冲层和所述低k介电层中形成第二开口 ；以所述硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述低k介电层，以在所述低k介电层中形成所述铜金属互连结构。
[0017]进一步，所述第一开口用作所述铜金属互连结构中的沟槽的图案，所述第二开口用作所述铜金属互连结构中的通孔的图案。
[0018]进一步，在所述蚀刻后处理之后，还包括在所述铜金属互连结构中形成铜金属层的步骤。
[0019]进一步，形成所述铜金属层之前，还包括在所述铜金属互连结构的底部和侧壁上依次形成铜金属扩散阻挡层和铜金属种子层的步骤。
[0020]进一步，所述缓冲层由自下而上层叠的八甲基环化四硅氧烷层和正硅酸乙酯层构成。
[0021]进一步，所述硬掩膜层由自下而上层叠的金属硬掩膜层和氧化物硬掩膜层构成。
[0022]进一步，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其组合。
[0023]进一步，所述氧化物硬掩膜层的构成材料包括S12或S1N，且相对于所述金属硬掩膜层的构成材料具有较好的蚀刻选择比。
[0024]进一步，采用干法蚀刻工艺实施所述蚀刻停止层的去除。
[0025]根据本发明，可以有效去除实施双大马士革工艺所需的蚀刻过程产生的残留物和杂质，恢复低k介电层的固有介电常数，减少通过铜金属互连结构连通的下层铜互连金属的损失，使铜金属互连结构具有较小的接触电阻，避免铜金属互连结构出现开路现象。
【专利附图】
【附图说明】
[0026]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0027]附图中:
[0028]图1A-图1E为根据现有的示范性双大马士革工艺依次实施的步骤所分别获得的器件的示意性剖面图；
[0029]图2A-图2F为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0030]图3为根据本发明示例性实施例的方法改进双大马士革工艺的流程图。
【具体实施方式】
[0031]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0032]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的改进双大马士革工艺的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0033]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0034][示例性实施例]
[0035]下面，参照图2A-图2F和图3来描述根据本发明示例性实施例的方法改进双大马士革工艺的详细步骤。
[0036]参照图2A-图2F，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0037]首先，如图2A所示，提供半导体衬底200，采用化学气相沉积工艺在半导体衬底200上依次形成蚀刻停止层201、低k介电层202、缓冲层203和硬掩膜层204。
[0038]在半导体衬底200上形成有前端器件，为了简化，图例中未予示出。所述前端器件是指在BEOL之前形成的器件，在此并不对前端器件的具体结构进行限定。
[0039]蚀刻停止层201的材料优选SiCN、SiC、SiN或BN，其作为后续蚀刻低k介电层202以形成上层铜金属互连结构的蚀刻停止层的同时，可以防止下层铜金属互连线中的铜扩散到上层的介电质层(例如低k介电层202)中。
[0040]低k介电层202的构成材料可以选自本领域常见的各种低k值介电材料，包括但不限于k值为2.5-2.9的娃酸盐化合物(Hydrogen Silsesqu1xane,简称为HSQ)、k值为2.2的甲基硅酸盐化合物(Methyl Silsesqu1xane，简称MSQ)、k值为2.8的H0SP?(Honeywell公司制造的基于有机物和硅氧化物的混合体的低介电常数材料)以及k值为
2.65的SiLK? (Dow Chemical公司制造的一种低介电常数材料)等等。通常采用超低k介电材料构成低k介电层202，所述超低k介电材料是指介电常数(k值)小于2的介电材料。
[0041]缓冲层203包括自下而上依次堆叠的OMCTS层203a和TEOS层203b，TEOS层203b的作用是在后续研磨填充的铜互连金属时避免机械应力对超低k介电材料的多孔化结构造成损伤，OMCTS层203a的作用是作为超低k介电材料和TEOS之间的过渡材料层以增加二者之间的附着力。
[0042]硬掩膜层204包括自下而上依次堆叠的金属硬掩膜层204a和氧化物硬掩膜层204b，这种双层硬掩膜层的结构能够保证双重图形化或者多重图形化的工艺精度，保证于硬掩膜层204中所需形成的全部沟槽图形的深度和侧壁轮廓的一致性，即先将具有不同特征尺寸的沟槽图案形成在氧化物硬掩膜层204b中，再以氧化物硬掩膜层204b为掩膜蚀刻金属硬掩膜层204a于硬掩膜层204中制作所需形成的沟槽图形。金属硬掩膜层204a的构成材料包括TiN、BN、AlN或者其任意的组合，优选TiN ;氧化物硬掩膜层204b的构成材料包括Si02、S1N等，且要求其相对于金属硬掩膜层204a的构成材料具有较好的蚀刻选择比。
[0043]接着，如图2B所示，在硬掩膜层204中形成第一开口 205，以露出下方的缓冲层
203。所述第一开口 205用作铜金属互连结构中的沟槽的图案，其可以包括多个具有不同特征尺寸的图形。
[0044]根据所需形成的图形的情况，需两次或多次实施所述沟槽图案的构图过程，每次实施均包括以下步骤:在氧化物硬掩膜层204b上依次形成ODL层(有机介质层)、BARC层(底部抗反射涂层)和PR层(光刻胶层);对PR层进行光刻、显影处理，以在PR层中形成沟槽图案；以图案化的PR层为掩膜，依次蚀刻BARC层、ODL层和氧化物硬掩膜层204b，在氧化物硬掩膜层204b中形成沟槽图案；采用灰化等工艺去除图案化的PR层、BARC层和ODL层。最后，以在其中形成全部所需沟槽图案的氧化物硬掩膜层204b为掩膜，蚀刻金属硬掩膜层204a，完成第一开口 205的制作。
[0045]接着，如图2C所示，在缓冲层203和低k介电层202中形成第二开口 206，所述第二开口 206用作铜金属互连结构中的通孔的图案，其也可以包括多个具有不同特征尺寸的图形。
[0046]根据所需形成的图形的情况，需两次或多次实施所述通孔图案的构图过程，每次实施均包括以下步骤:在半导体衬底200上依次形成ODL层、BARC层和PR层，覆盖第一开口 205 ;对？1?层进行光刻、显影处理，以在PR层中形成通孔图案；以图案化的PR层为掩膜，依次蚀刻BARC层、ODL层、缓冲层203和部分低k介电层202，在缓冲层203和低k介电层202中形成通孔图案；采用灰化等工艺去除图案化的PR层、BARC层和ODL层。
[0047]接着，如图2D所示，以硬掩膜层204为掩膜，执行一体化刻蚀工艺同步蚀刻缓冲层203和低k介电层202，以在低k介电层202中形成铜金属互连结构207，即同步形成铜金属互连结构207中的沟槽和通孔。所述一体化蚀刻于露出蚀刻停止层201时终止。
[0048]接着，如图2E所示，去除通过铜金属互连结构207露出的蚀刻停止层201，以使铜金属互连结构207与形成于半导体衬底200上的前端器件连通。在本实施例中，采用干法蚀刻工艺实施所述蚀刻停止层201的去除。然后，在铜金属互连结构207中填充铜金属之前，执行一蚀刻后处理过程，以去除前述蚀刻过程所产生的残留物和杂质，保证后续沉积铜金属扩散阻挡层和铜金属种子层时二者的沉积质量。
[0049]所述蚀刻后处理分三步实施:第一步，对半导体衬底200执行第一湿法清洗，采用的清洗液为DHF，其浓度为0.05-0.5% ;第二步，对半导体衬底200执行第二湿法清洗，采用的清洗液为EKC ;第三步，将半导体衬底200置于离心机中利用高速旋转所产生的离心力去除残留的EKC和DHF，随后用去离子水冲洗半导体衬底200并对其进行干燥处理。在上述蚀刻后处理过程中，第一湿法清洗可以有效去除前述蚀刻过程所产生的残留物中的聚合物，同时可以将前述蚀刻过程对低k介电层102造成的损伤部分加以去除以恢复低k介电层102的固有介电常数；第二湿法清洗可以进一步去除前述蚀刻过程所产生的残留物和杂质；高速旋转处理可以有效去除残留的EKC。
[0050]接着，如图2F所示，在铜金属互连结构207中形成铜金属层208。形成铜金属层208可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如电镀工艺及随后实施的化学机械研磨工艺。实施化学机械研磨的目的在于使铜金属层208的表面与硬掩膜层204的表面平齐。
[0051]形成铜金属层208之前，需在铜金属互连结构207的底部和侧壁上依次形成铜金属扩散阻挡层209和铜金属种子层210，铜金属扩散阻挡层209可以防止铜金属层208中的铜向低k介电层202中的扩散，铜金属种子层210可以增强铜金属层208与铜金属扩散阻挡层209之间的附着性。形成铜金属扩散阻挡层209和铜金属种子层210可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如，采用物理气相沉积工艺形成铜金属扩散阻挡层209，采用溅射工艺或者化学气相沉积工艺形成铜金属种子层210。铜金属扩散阻挡层209的材料为金属、金属氮化物或者其组合，优选Ta和TaN的组合或者Ti和TiN的组合。
[0052]至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作。根据本发明，可以有效去除实施双大马士革工艺所需的蚀刻过程产生的残留物和杂质，恢复低k介电层102的固有介电常数，减少通过铜金属互连结构207连通的下层铜互连金属的损失，使铜金属互连结构207具有较小的接触电阻，避免铜金属互连结构207出现开路现象。
[0053]参照图3，其中示出了根据本发明示例性实施例的方法改进双大马士革工艺的流程图，用于简要示出整个制造工艺的流程。
[0054]在步骤301中，提供半导体衬底，在半导体衬底上依次形成蚀刻停止层、低k介电层、缓冲层和硬掩膜层；
[0055]在步骤302中，在低k介电层中形成铜金属互连结构；
[0056]在步骤303中，去除通过铜金属互连结构露出的蚀刻停止层；
[0057]在步骤304中，分三步实施蚀刻后处理过程；
[0058]在步骤305中，在铜金属互连结构中形成铜金属层。
[0059]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【权利要求】
1.一种半导体器件的制造方法，包括: 提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、低k介电层、缓冲层和硬掩膜层； 在所述低k介电层中形成铜金属互连结构； 去除通过所述铜金属互连结构露出的蚀刻停止层； 分三步实施蚀刻后处理过程。
2.根据权利要求1所述的方法，其特征在于，所述蚀刻后处理包括对所述半导体衬底执行第一湿法清洗的步骤，采用的清洗液为稀释的氢氟酸。
3.根据权利要求2所述的方法，其特征在于，在所述第一湿法清洗之后，对所述半导体衬底执行第二湿法清洗，采用的清洗液为EKC。
4.根据权利要求3所述的方法，其特征在于，在所述第二湿法清洗之后，将所述半导体衬底置于离心机中利用高速旋转所产生的离心力去除残留的EKC和稀释的氢氟酸，随后用去离子水冲洗所述半导体衬底并对其进行干燥处理。
5.根据权利要求2所述的方法，其特征在于，所述稀释的氢氟酸的浓度为0.05-0.5%。
6.根据权利要求1所述的方法，其特征在于，形成所述铜金属互连结构包括:在所述硬掩膜层中形成第一开口，以露出所述缓冲层；在所述缓冲层和所述低k介电层中形成第二开口 ；以所述硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述低k介电层，以在所述低k介电层中形成所述铜金属互连结构。
7.根据权利要求6所述的方法，其特征在于，所述第一开口用作所述铜金属互连结构中的沟槽的图案，所述第二开口用作所述铜金属互连结构中的通孔的图案。
8.根据权利要求1所述的方法，其特征在于，在所述蚀刻后处理之后，还包括在所述铜金属互连结构中形成铜金属层的步骤。
9.根据权利要求8所述的方法，其特征在于，形成所述铜金属层之前，还包括在所述铜金属互连结构的底部和侧壁上依次形成铜金属扩散阻挡层和铜金属种子层的步骤。
10.根据权利要求1所述的方法，其特征在于，所述缓冲层由自下而上层叠的八甲基环化四硅氧烷层和正硅酸乙酯层构成。
11.根据权利要求1所述的方法，其特征在于，所述硬掩膜层由自下而上层叠的金属硬掩膜层和氧化物硬掩膜层构成。
12.根据权利要求11所述的方法，其特征在于，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其组合。
13.根据权利要求12所述的方法，其特征在于，所述氧化物硬掩膜层的构成材料包括S12或S1N，且相对于所述金属硬掩膜层的构成材料具有较好的蚀刻选择比。
14.根据权利要求1所述的方法，其特征在于，采用干法蚀刻工艺实施所述蚀刻停止层的去除。
【文档编号】H01L21/768GK104183539SQ201310190232
【公开日】2014年12月3日 申请日期:2013年5月21日 优先权日:2013年5月21日
【发明者】赵简, 曹轶宾 申请人:中芯国际集成电路制造(上海)有限公司