半导体鳍状结构及其形成方法
【专利摘要】本发明公开一种半导体鳍状结构及其形成方法。该半导体鳍状结构的形成方法，至少包含以下步骤：首先，提供一基底，然后形成多个鳍状结构、多个第一虚置鳍状结构以及多个第二虚置鳍状结构于该基底上，接着以一第一图案化光致抗蚀剂当做一掩模，并且进行一第一蚀刻步骤，以移除各该第一虚置鳍状结构，在该第一蚀刻步骤之后，以一第二图案化光致抗蚀剂当做一掩模，并且进行一第二蚀刻步骤，以移除各该第二虚置鳍状结构，其中该第一图案化光致抗蚀剂的图案密度较该第二图案化光致抗蚀剂的图案密度高。
【专利说明】半导体鳍状结构及其形成方法
【技术领域】
[0001]本发明涉及半导体制作工艺领域，特别是涉及一种增进移除鳍状结构时的精准度的方法。
【背景技术】
[0002]随着场效晶体管(Field Effect Transistors, FETs)元件尺寸持续地缩小,现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件,例如鳍状场效晶体管(Fin Field EffectTransistor, Fin FET)元件取代平面晶体管元件已成为目前的主流发展趋趋势。
[0003]然而，当场效晶体管元件的尺寸逐渐缩小时，其中各部分的区域的电性及物理要求也日趋严苛；例如，鳍状结构的尺寸、形状以及彼此的间距等，如何达到所需的规格要求以及克服各物理极限形成此些结构并达成此些条件已为现今半导体产业的重要议题。
[0004]现有技术中，若基底上存在有多个鳍状结构，且各个鳍状结构彼此的间距较小，当仅进行一次性曝光与蚀刻步骤以移除部分的鳍状结构时，可能会因为基底上各区域(包括疏离区与密集区)的鳍状结构密度不均，而使得蚀刻步骤需要精准的定位，才能准确地蚀刻部分的鳍状结构，并保留所需的鳍状结构，如此一来，需要花费更多的心力。
【发明内容】
[0005]为解决上述问题，本发明提出一种半导体鳍状结构的形成方法，至少包含以下步骤:首先，提供一基底，并形成多个鳍状结构于该基底上，接着以一第一图案化光致抗蚀剂当做一掩模，并且进行一第一蚀刻步骤，以移除多个该鳍状结构，在该第一蚀刻步骤之后，以一第二图案化光致抗蚀剂当做一掩模，并且进行一第二蚀刻步骤，以移除多个该鳍状结构，其中该第一图案化光致抗蚀剂的图案密度较该第二图案化光致抗蚀剂的图案密度高。
[0006]本发明另提出一种半导体鳍状结构，其包含一细长鳍状结构，一宽短鳍状结构连接该细长鳍状结构与一基底，一第一绝缘层位于该宽短鳍状结构侧边，以及一第二绝缘层介于该细长鳍状结构与该第一绝缘层之间，且位于该宽短鳍状结构上方。
[0007]本发明半导体鳍状结构的形成方法，利用两次不同的蚀刻步骤移除鳍状结构，在第一次蚀刻步骤后，基底上鳍状结构的密度已经降低，因此第二次的蚀刻步骤可以准确地保留特定的鳍状结构，降低制作工艺难度，也不需要花费许多心力在定位步骤上。
【专利附图】
【附图说明】
[0008]图1至图11是根据本发明第一较佳实施例所绘示的半导体鳍状结构的制作方法示意图。
[0009]符号说明
[0010]10 基底
[0011]11多层结构
[0012]12顶层
[0013]13底层
[0014]14缓冲层
[0015]16牺牲栅极
[0016]20间隙壁
[0017]21图案化多层结构
[0018]26鳍状结构
[0019]26A鳍状结构
[0020]26B鳍状结构
[0021]28绝缘层
[0022]29衬垫层
[0023]30掩模层
[0024]31底层
[0025]32顶层
[0026]33第一介电层
[0027]34第一图案化光致抗蚀剂
[0028]35凹槽
[0029]36宽短鳍状结构
[0030]37凸块
[0031]41底层
[0032]42顶层
[0033]43第二介电层
[0034]44第二图案化光致抗蚀剂
[0035]48绝缘层
[0036]51高介电常数层
[0037]52功含数金数层
[0038]53导电层
[0039]El第一蚀刻步骤
[0040]E2第二蚀刻步骤
【具体实施方式】
[0041]为使熟习本发明所属【技术领域】的一般技术者能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。
[0042]为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域之人皆应能理解其是指物件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所公开的范围，在此容先叙明。
[0043]请参考图1?图10，请参考图1至图10。图1至图10是根据本发明第一较佳实施例所绘示的半导体鳍状结构的制作方法示意图。图1所示，提供一基底10，例如一块硅(bulk silicon)基底等，接着，在基底10上形成一多层结构11来当作掩模层，其中多层结构11至少包含由两层以上不同材料所组成，本实施例中，多层结构11包含有一顶层12以及一底层13，其形成方式可以通过一般的沉积制作工艺。此外，本实施例中在多层结构11与基底10之间，还可选性形成有一缓冲层14，其除了可作为后续图案转移制作工艺中的掩模层外，也可以作为保护基底10的保护层。值得注意的是，多层结构11所包含的各层材料，其彼此之间的蚀刻选择比不同，举例来说，本实施例中的顶层12材料选择为氧化硅，而底层13材料则选择为氮化硅，因此两者经过蚀刻制作工艺时，被蚀刻的速率不同。此外，缓冲层14位于多层结构11与基底10之间，其蚀刻选择比较佳与相邻的底层13不同，以方便进行后续的图案转移步骤。
[0044]如图1所示，之后，至少形成一牺牲栅极16于多层结构11上，其包含与多层结构11不同蚀刻速率的材料，本实施例中较佳选用非晶娃(amorphous silicon)或多晶娃(poly silicon)，其较容易在后续的蚀刻步骤中被移除，但不限于此，本发明也可选择其他合适的材料作为牺牲栅极16。接着，形成至少一材料层(图未示)，顺向地覆盖各牺牲栅极16，其组成可包含与牺牲栅极16为不同蚀刻速率的材料组成，例如氮化硅、氧化硅、氮氧化硅或碳化硅等合适材料，本实施例中选用氮化硅为例，但不限于此。接着对该材料层进行一蚀刻步骤，例如一等离子体蚀刻制作工艺，以于各牺牲栅极16的侧壁形成多个具帆船形状的间隙壁20。本实施例中间隙壁20的材料为氮化硅，与底层13相同，但不限于此，另外各元件尺寸可依照实际需求而调整。
[0045]接下来如图2?图3所示，全面去除牺牲栅极16，并以剩余的间隙壁20做为一掩模层，对多层结构11进行一图案转移制作工艺，以将间隙壁20的图案转移至多层结构11之中，以形成一图案化多层结构21。在此需注意的是，此图案转移制作工艺可包含有多个蚀刻步骤，其较佳实施方式描述如下:首先，利用一般蚀刻制作工艺(干蚀刻或湿蚀刻)去除牺牲栅极16，仅留下间隙壁20于多层结构11上。且该蚀刻制作工艺不会蚀刻间隙壁20。接着，进行一道或多道非等向性蚀刻制作工艺(anisotropic etching process),以间隙壁20作为蚀刻掩模，依序向下蚀刻多层结构11及缓冲层14内。至此，便可将间隙壁20所定义的图案转移至多层结构11及缓冲层14内。在此需注意的是，全文中所称的“图案转移制作工艺”是包含“侧壁图案转移制作工艺”的概念，亦即，“图案转移制作工艺”可被视为是“侧壁图案转移制作工艺”的上位概念。
[0046]接下来，以图案化多层结构21做为掩模层，并进行另一图案转移制作工艺，将图案化的多层结构21上的图案继续转移到下方的基底10中，形成多个鳍状结构26，其中，鳍状结构26还包含有多个虚置第一鳍状结构26A以及多个第二虚置鳍状结构26B，但不限于此。此处的图案转移制作工艺与上述步骤的相同，可能包含有一次或是多次的蚀刻步骤，值得注意的是，在此处或是上述蚀刻底层13与缓冲层14的图案转移制作工艺中，经过多次蚀刻步骤，间隙壁20可能已经被消耗殆尽，但也不限于此，有可能仍有部分残留于图案化多层结构21上。
[0047]接着请见图4，在各鳍状结构26之间填入一绝缘层28，并依序进行一平坦化制作工艺(例如一化学机械研磨步骤)，以及一回蚀刻制作工艺，蚀刻部分的绝缘层28，以使得各鳍状结构26突出于绝缘层28的顶面。然后可选择性在各鳍状结构26的表面形成一衬垫层29，然后再形成一掩模层30于绝缘层28上，并覆盖各鳍状结构26。此处的绝缘层28材料主要包含氧化娃，衬垫层29的材料主要包含氧化娃,而掩模层30的材料主要包含氮化硅，但不限于此。
[0048]如图5所不,覆盖一第一介电层33于掩模层30上,第一介电层33可为单层或多层结构，本实施例中，第一介电层33包含一底层31与一顶层32,且底层31与顶层32由不同材料所组成，例如可分别选自氮化硅与氧化硅等，但不限于此，也可依照实际需求而调整。接着，形成多个第一图案化光致抗蚀剂34于第一介电层33上，各第一图案化光致抗蚀剂34大致对应部分位于下方的第一虚置鳍状结构26A设置，进一步说，本实施例中，各第一虚置鳍状结构26A呈间隔设置，因此各第一图案化光致抗蚀剂34也呈现间隔设置，任意第一虚置鳍状结构26A之间包含有一个其它的鳍状结构26。因此,若将基底10上的鳍状结构26进行编号，仅有编号为奇数(或是仅有编号为偶数)的鳍状结构26为第一虚置鳍状结构26A，其上方设置有对应的第一图案化光致抗蚀剂34，而位于各第一虚置鳍状结构26A相邻两边的其他鳍状结构26上方则无设置有第一图案化光致抗蚀剂34。本实施例中，各第一图案化光致抗蚀剂34的宽度约为48纳米，但不限于此。值得注意的是，本实施例中，第一图案化光致抗蚀剂34呈现奇数或是偶数间隔排列，但本发明中第一图案化光致抗蚀剂34的排列方式并不限于此，可依照实际需求而调整。
[0049]接着进行一第一蚀刻步骤E1，蚀刻未被第一图案化光致抗蚀剂34覆盖的部分，以本实施例来说，包括依序蚀刻第一介电层33、掩模层30、第一虚置鳍状结构26A、绝缘层28以及部分的基底10。更进一步说明，在第一蚀刻步骤El中，由于第一虚置鳍状结构26A呈现奇数或是偶数排列，因此被移除的第一虚置鳍状结构26A数量与留下的其他鳍状结构26数量相同，但本发明不限于此，留下的鳍状结构26数量与第一图案化光致抗蚀剂34的排列有关，因为本发明第一图案化光致抗蚀剂34的数量、大小可依照实际需求而调整，因此在第一蚀刻步骤El进行之后，留下的鳍状结构26数量也可能不同。
[0050]以本实施例说明，在第一蚀刻步骤El进行后，如图6所示，由于第一虚置鳍状结构26A已经被移除，因此，留下的各鳍状结构26与其相邻的鳍状结构26之间的间距变大，降低后续制作工艺中定位步骤的难度。此外，本实施例中第一蚀刻步骤El还去除位于各第一虚置鳍状结构26A下方的部分基底10，形成多个凹槽35，且在各凹槽35之间，形成有一宽短鳍状结构36，剩余的各鳍状结构26位于各宽短鳍状结构36上。此外，部分的绝缘层28也位于鳍状结构26的侧壁，并且位于各宽短鳍状结构36上，另外值得注意的是，绝缘层28的侧壁与宽短鳍状结构36的侧壁切齐。
[0051]如图7所示，全面性覆盖一第二介电层43，填入凹槽35中，并且覆盖于掩模层30上，第二介电层43可为单层或多层结构，本实施例中，第二介电层43包含底层41与顶层42，且底层41与顶层42由不同材料所组成，例如可分别选自氮化硅与氧化硅等，但不限于此，也可依照实际需求而调整。接着形成多个第二图案化光致抗蚀剂44于第二介电层43上，其中第二图案化光致抗蚀剂44对应部分位于下方的鳍状结构26，且该些鳍状结构26为后续步骤中欲保留的鳍状结构，而其他未被第二图案化光致抗蚀剂44覆盖的鳍状结构26则定义为第二虚置鳍状结构26B，将会在后续步骤中被移除。值得注意的是，每一第二图案化光致抗蚀剂44的宽度，较佳大于第一图案化光致抗蚀剂34的宽度，以完整保护下方的鳍状结构26，不至于在后续的蚀刻步骤中受到损害。以本实施例来说，第二图案化光致抗蚀剂44的宽度大约为86纳米，但不限于此，第二图案化光致抗蚀剂44的数量与大小，可以依照实际需求而调整。此外，由于本发明中，第二图案化光致抗蚀剂44仅对应于该些欲留下的鳍状结构26，因此第一图案化光致抗蚀剂34比起第二图案化光致抗蚀剂44的数量较多，且数量密度也较高。
[0052]接着进行一第二蚀刻步骤E2，蚀刻未被第二图案化光致抗蚀剂44覆盖的区域，包括蚀刻第二介电层43、掩模层30、第二虚置鳍状结构26B、绝缘层28以及部分的宽短鳍状结构36。如图8所示，第二蚀刻步骤E2进行后，仅有原先对应到第二图案化光致抗蚀剂44的鳍状结构26被留下，而第二虚置鳍状结构26B已经被移除。值得注意的是，由于本发明中，在第一蚀刻步骤El进行后，已经降低基底10上的鳍状结构26数量，因此即使第二图案化光致抗蚀剂44的宽度较大，也不会影响到邻近的其他鳍状结构26，且可完整保护下方的鳍状结构26，不至于在第二蚀刻步骤E2中受损害。另外，第二蚀刻步骤E2进行后，可能有部分的宽短鳍状结构36未被完整移除，而残留于基底10上，因此基底10的表面可能多个间隔排列的凸块37，但不限于此。
[0053]如图9?图10所示,覆盖一绝缘层48于基底10上,并完整覆盖宽短鳍状结构36、绝缘层28、鳍状结构26以及掩模层30。然后进行一平坦化制作工艺，以曝露出掩模层30，使掩模层30的顶面与绝缘层48的顶面切齐。最后进行一回蚀刻步骤，去除位于绝缘层48中的掩模层30，并且曝露出鳍状结构26的表面。
[0054]最后，如图11所示，可进行一热氧化制作工艺，于鳍状结构26的表面形成一阻障层(图未示)，然后依序形成一高介电常数层(high-k layer) 51、一功含数金数层(workfunct1n metal layer) 52以及一导电层53于鳍状结构26上方,并进行一平坦化步骤,使导电层53的顶面与绝缘层48的顶面切齐。其中，高介电常数层(high-k layer)51、功含数金数层(work funct1n metal layer) 52以及导电层53共同组成一金属栅极结构,位于鳍状结构26上。本实施例中，高介电常数层51可选自氧化铪(hafnium oxide, Hf02)、娃酸給氧化合物(hafnium silicon oxide, HfSi04)、娃酸給氮氧化合物(hafniumsilicon oxynitride, HfS1N)、氧化招(aluminum oxide, A1203)、氧化镧(lanthanumoxide, La203)、氧化组(tantalum oxide, Ta205)、氧化 f乙(yttrium oxide, Y203)、氧化错(zirconium oxide, Zr02)、钦酸银(strontium titanate oxide, SrTi03)、娃酸错氧化合物(zirconium silicon oxide, ZrSi04)、错酸給(hafnium zirconiumoxide, HfZr04)、银秘组氧化物(strontium bismuth tantalate, SrBi2Ta209, SBT)、错钦酸铅(lead zirconate titanate, PbZrxTi 1-χ03, PZT)与钦酸钡银(barium strontiumtitanate, BaxSr 1-χΤ?03, BST)所组成的群组。功函数金属层52可选自包含氮化钦(titanium nitride, TiN)、碳化钦(titanium carbide, TiC)、氮化组(tantalumnitride, TaN)、碳化组(tantalum carbide, TaC)、碳化鹤(tungsten carbide, WC)、招化钦(titanium aluminide, TiAl)或氮化招钦(aluminum titanium nitride, TiAlN)所组成的群组，而导电层53主要包含导电性良好的金属或是多晶硅材质等，例如金、银、铜、钨等或是合金，但不限于此。
[0055]根据上述本发明的步骤所形成的鳍状结构，最终结构如图10?图11所示，其包括:一基底10，至少一鳍状结构26 (可视为一细长鳍状结构)，至少一宽短鳍状结构36连接基底10与鳍状结构26，一绝缘层48位于宽短鳍状结构36的侧边，以及一绝缘层28位于鳍状结构26与绝缘层48之间，且位于宽短鳍状结构36的上方，其中绝缘层48的切边与宽短鳍状结构36的侧边切齐。
[0056]此外，本实施例中，在鳍状结构26的顶端，还包括一栅极结构，且该栅极结构包含有一高介电常数层(high-k layer) 51、一功含数金数层(work funct1n metal layer) 52以及一导电层53。
[0057]此外，本实施例中，绝缘层28或是绝缘层48材质包括氧化硅或氮化硅，但不限于此。
[0058]此外，由于基底10的表面并非平面，因此绝缘层48与基底10相接处为具有多个间隔排列的凸块37。其余元件特性以及其制作方法，在上述实施例中已经说明，在此不再赘述。
[0059]综上所述，相比较于现有仅使用一次曝光显影制作工艺移除部分的鳍状结构，本发明半导体鳍状结构以及其形成方法，利用两次不同的蚀刻步骤移除鳍状结构，在第一次蚀刻步骤后，基底上鳍状结构的密度已经降低，因此第二次的蚀刻步骤可以准确地保留特定的鳍状结构，降低制作工艺难度，也不需要花费许多心力在定位步骤上。
【权利要求】
1.一种半导体鳍状结构的形成方法，至少包含以下步骤: 提供一基底； 形成多个鳍状结构、多个第一虚置鳍状结构以及多个第二虚置鳍状结构于该基底上； 以一第一图案化光致抗蚀剂当做一掩模，并且进行一第一蚀刻步骤，以移除各该第一虚置鳍状结构； 在该第一蚀刻步骤之后，以一第二图案化光致抗蚀剂当做一掩模，并且进行一第二蚀刻步骤，以移除各该第二虚置鳍状结构，其中该第一图案化光致抗蚀剂的图案密度较该第二图案化光致抗蚀剂的图案密度高。
2.如权利要求1的形成方法，其中该形成方法还包括形成一第一绝缘层于该基底上，并位于各该鳍状结构之间。
3.如权利要求1的形成方法，其中还包括形成一掩模层位于该第一绝缘层上，并覆盖各该鳍状结构。
4.如权利要求1的形成方法，其中在该第二蚀刻步骤之后，还包括形成一第二绝缘层于该基底上。
5.如权利要求4的形成方法，还包括对该第二绝缘层进行一平坦化制作工艺。
6.如权利要求1的形成方法，其中还包括在进行该第一蚀刻步骤前，形成一第一介电层于各该鳍状结构与各该第一图案化光致抗蚀剂之间。
7.如权利要求6的形成方法，其中该第一介电层为单层结构或多层结构。
8.如权利要求1的形成方法，其中还包括在进行该第一蚀刻步骤与进行该第二蚀刻步骤之间，形成一第二介电层于各该鳍状结构与各该第二图案化光致抗蚀剂之间。
9.如权利要求8的形成方法，其中该第二介电层为单层结构或多层结构。
10.如权利要求1的形成方法，其中该第一蚀刻步骤还蚀刻位于各该第一虚置鳍状结构下方的该基底，且形成多个宽短鳍状结构于该基底上。
11.如权利要求10的形成方法，其中该第二蚀刻步骤蚀刻部分的该宽短鳍状结构，并形成多个凸块于该基底上。
12.—种半导体鳍状结构，包含: 细长鳍状结构； 宽短鳍状结构连接该细长鳍状结构与一基底； 第一绝缘层位于该宽短鳍状结构侧边；以及 第二绝缘层介于该细长鳍状结构与该第一绝缘层之间，且位于该宽短鳍状结构上方。
13.如权利要求12的半导体鳍状结构，其中该第二绝缘层的切边与该宽短鳍状结构的侧边切齐。
14.如权利要求12的半导体鳍状结构，其中该第一绝缘层包括氧化硅或氮化硅。
15.如权利要求12的半导体鳍状结构，其中该第二绝缘层包括氧化硅或氮化硅。
16.如权利要求12的半导体鳍状结构，其中该基底上还包括多个间隔排列的凸块。
【文档编号】H01L29/06GK104241089SQ201310238095
【公开日】2014年12月24日 申请日期:2013年6月17日 优先权日:2013年6月17日
【发明者】洪庆文, 黄志森, 洪世芳 申请人:联华电子股份有限公司