磁性器件及其制造方法
【专利摘要】本发明公开了磁性器件及其制造方法。磁性器件包括存储单元,该存储单元包括磁阻器件以及上部电极和下部电极,其中磁阻器件夹在上部电极和下部电极之间,以向磁阻器件施加电流。磁阻器件包括:缓冲层,其控制用于诱导磁阻器件中的垂直磁各向异性(PMA)的晶轴,该缓冲层与下部电极接触;籽晶层,其与缓冲层接触并且取向为密排六方晶格(HCP)(0001)晶面;以及垂直磁化钉扎层,其与籽晶层接触并且具有L11型有序结构。
【专利说明】磁性器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2012年7月17日在韩国知识产权局提交的韩国专利申请N0.10-2012-0077922的优先权,其内容通过引用方式整体并入本文。
【背景技术】
[0003]本发明构思涉及磁性器件和制造该磁性器件的方法,更具体地涉及一种包括具有垂直磁各向异性(PMA)的磁层的磁性器件和一种制造该磁性器件的方法。
[0004]对利用磁隧道结(MTJ)的磁阻特性的电子器件的研究正在积极地进行中。特别是,由于高度集成的磁随机存取存储器(MRAM)的MTJ单元的微型化,基于通过将电流施加到MTJ单元诱导磁化反转而产生的自旋转移矩(STT)的物理现象来存储信息的STT-MRAM正受到关注。高度集成的STT-MRAM需要包括具有充分PMA的磁层的微小尺寸的MTJ结构。
【发明内容】
[0005]本发明提供了一种磁性器件,该磁性器件大大地减少了由于杂散场导致的开关故障并且通过高自旋极化率确保了稳定的开关特性和高读取裕度。
[0006]本发明构思还提供了一种制造具有叠层结构的磁性器件的方法,该叠层结构在与电极材料很好地匹配的同时产生高垂直磁各向异性(PMA),并且通过高自旋极化率来提供稳定的开关特性。
[0007]根据本发明构思的一个方面,磁性器件包括存储单元,该存储单元包括磁阻器件以及下部电极和上部电极,其中磁阻器件夹在下部电极和上部电极之间,以对该磁阻器件施加电流。
[0008]磁阻器件包括:缓冲层,其控制用于诱导磁阻器件中的垂直磁各向异性(PMA)的晶轴,该缓冲层与下部电极接触;籽晶层,其与缓冲层接触并且取向为具有密排六方晶格(HCP) (0001)晶面;以及垂直磁化钉扎层,其与籽晶层接触并且具有Ll1型有序结构。
[0009]根据本发明构思的另一方面,磁性器件包括:电极;在电极上形成的缓冲层;在缓冲层上形成的籽晶层;在籽晶层上形成的第一磁化层;在第一磁化层上形成的第一隧道势垒;在第一隧道势垒上形成的第二磁化层;以及在第二磁化层上形成并且具有合成反铁磁耦合(SAF)结构的第三磁化层。
[0010]根据本发明构思的另一方面,制造磁性器件的方法包括:在电极上形成具有HCP
(0001)晶体结构或者非晶结构的缓冲层;在缓冲层上形成具有HCP (0001)晶体结构的籽晶层;以及在籽晶层上形成垂直磁化钉扎层。
[0011]根据本发明构思的另一方面,制造磁性器件的方法包括:形成包括TiN膜的电极;形成与TiN膜的上表面接触并且包括HCP (0001)晶体结构或者非晶结构的缓冲层;形成包括Ru膜并且与缓冲层的上表面接触的籽晶层;在Ru膜上形成具有Ll1型有序结构的磁化钉扎层;以及形成与磁化钉扎层的上表面接触并且在垂直于该上表面的方向上被磁化的CoFeB极化增强层。[0012]根据本发明构思的磁性器件可以防止由于杂散场导致的开关故障并且可以通过高自旋极化率来提供稳定的开关特性。
【专利附图】
【附图说明】
[0013]根据以下结合附图的详细说明,将更加清楚地理解本发明构思的示例性实施例,其中: [0014]图1是示出了根据本发明构思的一个实施例的磁性器件的示意性构造的示意图;
[0015]图2是示出了包括具有合成反铁磁耦合(SAF)结构的垂直磁化钉扎层的磁隧道结(MTJ)结构的不意图;
[0016]图3是用于描述在MTJ结构的自由层内出现矫顽场He偏移的一个示例的曲线图;
[0017]图4是示出了根据本发明构思的一个实施例的磁性器件的截面图;
[0018]图5A是示出了根据本发明构思的一些实施例的磁性器件的缓冲层内的多个原子的排列的局部透视图;
[0019]图5B是示出了根据本发明构思的一些实施例的磁性器件的缓冲层内的多个原子114A的排列的局部平面图;
[0020]图6A是示出了根据本发明构思的一些实施例的磁性器件的下部磁化钉扎层内的多个原子的示例性排列的局部透视图;
[0021]图6B是示出了根据本发明构思的一些实施例的磁性器件的下部磁化钉扎层的晶体结构的示意图;
[0022]图7是用于描述根据本发明构思的一些实施例的磁性器件中的第一上部磁化钉扎层的He分布、第二上部磁化钉扎层的He分布、和下部磁化钉扎层的He分布的曲线图;
[0023]图8是示出了根据本发明构思的另一实施例的磁性器件的截面图;
[0024]图9是示出了根据本发明构思的另一实施例的磁性器件的截面图;
[0025]图10是根据加工顺序示出了根据本发明构思的一个实施例的制造磁性器件的方法的流程图;
[0026]图1lA至图1lK是根据加工顺序示出了根据本发明构思的一个实施例的制造磁性器件的方法的截面图;
[0027]图12是示出了根据本发明构思的实施例的磁性器件的磁滞(M-H)回线的曲线图;
[0028]图13是示出了用于比较的另一 M-H回线的曲线图;
[0029]图14是示出了在根据本发明构思的一个实施例的磁性器件中根据从外部施加的磁场的磁矩特性的曲线图;
[0030]图15是包括了根据本发明构思的一个实施例的磁性器件的电子系统的框图;
[0031]图16是包括了根据本发明构思的一个实施例的磁性器件的信息处理系统的框图;以及
[0032]图17是包括了根据本发明构思的一个实施例的磁性器件的存储卡的框图。
【具体实施方式】
[0033]诸如“…中的至少一个”之类的表达式当在元件列表之前时,修饰整个的元件列表,而不修饰列表的个别的元件。[0034]下面将参照附图更加全面地描述本发明构思的示例实施例。附图中相似的附图标记指代相似的元件,并且省略多余的描述。
[0035]现在将具体参照示例性实施例,且在附图中示出了其示例。然而,示例性实施例并不局限于本文中示出的实施例,并且本文中介绍的实施例是为了对示例性实施例的范围和精神提供方便和完整的理解。
[0036]要理解的是,尽管在本文中使用了“第一”、“第二”、“第三”等术语来描述各种元件、组件、区域、层和/或部分,但这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语并不指代特定的顺序、等级或优越,并且仅用于将一个元件、组件、区域、层和/或部分与另一元件、组件、区域、层和/或部分区分开。因此,在不脱离示例实施例的教导的情况下,下面讨论的第一元件、组件、区域、层和/或部分可以被称用第二元件、组件、区域、层和/或部分。例如,在不脱离本发明构思的保护范围的情况下,第一元件可以被称为第二元件,第二元件可以被称为第一元件。
[0037]除非另作定义,在本文中使用的所有术语(包括技术术语和科学术语)所具有的意思与示例性实施例所属的领域内的技术人员通常理解的意思相同。还要理解的是,除非在文中有明确的定义外,诸如那些在通用字典中定义的术语,应该被理解为具有的意思与其在相关领域的上下文中的意思一致,而不应被理解为理想化或过于正式的意义。
[0038]若以另外的方式来实现任何实施例,则可以以不同于所描述的顺序来进行特定的工艺。例如,两个连续描述的工艺可以大体上同时进行,或者以与所描述的顺序相反的顺序进行。
[0039]例如,在附图中,可以根据制造技术和/或公差对示出的形状进行变形。因此,本发明的示例性实施例并不局限于本说明书中示出的某些形状,并且可以包括在制造过程中引起的形状变型。
[0040]图1是示出了根据本发明构思的一个实施例的磁性器件10的示意性构造的示意图。图1中示出了由自旋转移矩磁随机存取存储器(STT-MRAM)形成的磁性器件10的存储单元20。
[0041]存储单元20可以包括磁隧道结(MTJ)结构30和单元晶体管CT。单元晶体管CT的栅极连接至字线WL,并且单元晶体管CT的一个电极通过MTJ结构30连接至位线BL。单元晶体管CT的另一电极连接至源极线SL。
[0042]MTJ结构30包括钉扎层(或参考层)32、自由层34、和夹在钉扎层32和自由层34之间的隧道势垒。钉扎层32在与钉扎层32的表面垂直的方向上具有易磁化轴,并且钉扎层32的磁化方向是固定的。自由层34在与自由层34的表面垂直的方向上具有易磁化轴,并且自由层34的磁化方向随着自旋极化电流的通过而变化。
[0043]MTJ结构30的电阻值根据自由层34的磁化方向而变化。当自由层34的磁化方向与钉扎层32的磁化方向相互平行时,MTJ结构30具有较低的电阻值,并且可以存储数据“O”。当自由层34的磁化方向与钉扎层32的磁化方向相互反平行时,MTJ结构30具有较高的电阻值,并且可以存储数据“I”。钉扎层32的位置和自由层34的位置并不限制于图1的示例,并且可以相互交换。
[0044]在图1所示的磁性器件10中,对于STT-MRAM的写操作,通过向字线WL施加逻辑高电压电平来打开单元晶体管CT,并且在位线BL和源极线SL之间施加写电流WCl或WC2。在这种情况下,可以根据写电流WCl或WC2的方向来确定自由层34的磁化方向。例如,当施加了写电流WCl时,具有与钉扎层32相同的自旋方向的自由电子对自由层34施加力矩,由此自由层34的磁化方向可以与钉扎层32的相同。此外,当施加了写电流WC2时,具有与钉扎层32相反的自旋方向的电子返回自由层34并且对自由层34施加力矩,由此自由层34的磁化方向可以与钉扎层34的相反。这样,在MTJ结构30中,可以通过STT来改变自由层34的磁化方向。
[0045]在图1所示的磁性器件10中,对于STT-MRAM的读操作,通过向字线WL施加逻辑高电压电平来打开单元晶体管CT,并且可以通过从位线BL向源极线SL施加读电流来确定存储在MTJ结构30中的数据。在这种情况下,由于读电流的强度远小于写电流WCl或WC2的强度,因此读电流不会改变自由层34的磁化方向。
[0046]为了使高集成且高速的STT-MRAM商业化,需要确保MTJ结构30的自由层34中的稳定的开关特性和高读取裕度。在垂直的MTJ结构中,可以通过使用垂直合成反铁磁耦合(SAF)结构来形成钉扎层32。
[0047]图2是示出了包括具有SAF结构的垂直磁化钉扎层PL的MTJ结构50的示意图。
[0048]具有SAF结构的垂直磁化钉扎层PL包括被非磁性薄层匪相互隔离开的两个铁磁层FMl和FM2。由于插入在两个铁磁层FMl和FM2之间的非磁性薄层匪的Ruderman-Kittel-Kasuya-Yosida (RKKY)交互作用,导致在SAF结构中出现非铁磁I禹合特性。通过两个铁磁层FMl和FM2之间的非铁磁耦合交互作用,每个铁磁层的磁畴排列为相互相反的方向,由此使SAF结构的磁化总量最小化并减小了杂散场。
[0049]当逐渐增加从外部施加到自由层FL的磁场并随后达到磁化反转的临界值时,由于磁化反转或切换导致电阻值瞬间改变。这时,磁场被表示为矫顽场(HC)(即,切换场)。但是,杂散场可能不会被消去,并且可能存留在垂直磁化钉扎层PL的SAF结构中。若由于杂散场而形成了磁场,可能会影响自由层FL的磁化过程。钉扎层PL的杂散场可能导致自由层FL中的He偏移。
[0050]图3是曲线图,用于描述在诸如图2所示的MTJ结构50之类的、包括了具有SAF结构的钉扎层的MTJ结构中,自由层FL中出现He偏移的示例。
[0051]钉扎层PL的杂散场可能导致自由层FL的He分布的偏移,由此引起开关电压的分布。或者,如图3所示,自由层FL的He分布可能与构成钉扎层PL的两个铁磁层FMl和FM2中的一个的He分布重叠,由此可能导致开关故障。
[0052]本发明构思的各个实施例均提供了具有MTJ结构的磁性器件,该磁性器件通过从钉扎层PL中消除杂散场来抑制自由层FL的He偏移,并且可以提高开关特性和磁性器件的整体可靠性。
[0053]图4是示出了根据本发明构思的实施例的磁性器件100的截面图。
[0054]磁性器件100包括电极110、在电极110上形成的缓冲层114、在缓冲层114上形成的籽晶层120、以及在籽晶层120上形成的下部磁化钉扎层130。
[0055]缓冲层114夹在电极110和籽晶层120之间,由此使电极110的晶体结构与籽晶层120的晶体结构相匹配,并且控制籽晶层120的晶轴,使得籽晶层120的垂直取向性增大。
[0056]电极110可以由金属或金属氮化物形成。例如,电极110可以由TiN形成。
[0057]可以使用化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺、原子层沉积(ALD)工艺、或者反应脉冲激光沉积(PLD)工艺来形成电极110。
[0058]下部磁化钉扎层130通过消除具有SAF结构的上部磁化钉扎层180的杂散场来提供稳定的开关特性。下部磁化钉扎层130由长程有序(long-range order)的超晶格形成,其具有高的垂直磁各向异性(PMA)。
[0059]当使用长程有序的超晶格来形成下部磁化钉扎层130时,排列在电极110和下部磁化钉扎层130之间的缓冲层114和籽晶层120在获得高PMA方面具有重要的作用。在MRAM器件中,可以将电极110连接至晶体管。因此,可以期望形成电极110的材料与形成下部磁化钉扎层130的材料相匹配,以确保下部磁化钉扎层130中足够的磁化特性。在本发明构思的一些实施例中,为了使形成电极110的材料与形成下部磁化钉扎层130的材料匹配,依次在电极110和下部磁化钉扎层130之间形成用于控制籽晶层120的晶轴的缓冲层114、和用于通过使用长程有序的超晶格来形成下部磁化钉扎层130的籽晶层120。
[0060]电极110可以由具有相对低的氮含量的TiN膜形成,以实现低的互联电阻。例如,电极Iio可以由氮(N)原子比例低于钛(Ti)原子比例的TiN膜形成。
[0061 ] 在一些实施例中,电极110、缓冲层114、和籽晶层120具有相同的晶体结构。例如,电极110、缓冲层114、和籽晶层120可以均具有密排六方晶格(HCP)晶体结构。
[0062]在一些其他实施例中,不管电极110的晶体结构如何,缓冲层114和籽晶层120可以具有相同的晶体结构。例如,缓冲层114和籽晶层120可以具有HCP (0001)晶体结构。为此,缓冲层可以包括由T1、Zr、Hf、Y、Sc、或Mg形成的薄膜。此外,籽晶层120可以包括Ru层。
[0063]图5A是示出了具有HCP (0001)晶体结构的缓冲层114内多个原子114A的排列的局部透视图。图5B是示出了具有HCP (0001)晶体结构的缓冲层114内多个原子114A的排列的局部平面图。
[0064]形成缓冲层114的多个原子114A在作为密排面的(0001)平面中以密排结构密集地聚集。
[0065]回到图4,籽晶层120可以包括按照与图5A和图5B所示的多个原子114A的排列相同的方式进行排列的多个金属原子。
[0066]在一些其他实施例中,图4所示的缓冲层114可以由非晶材料形成,籽晶层120可以具有HCP (0001)晶体结构。缓冲层114可以由包括钴(Co)的非晶合金材料形成。例如,缓冲层114可以包括由CoZr、CoHf、或CoFeBTa形成的薄膜。
[0067]缓冲层114和籽晶层120均可以通过使用CVD工艺、PVD工艺、ALD工艺、或者反应性PLD工艺来形成。在一些实施例中,缓冲层114和籽晶层120均可以通过使用氪(Kr)作为溅射气体的直流磁控溅射工艺来形成。
[0068]缓冲层114具有的厚度可以在大约0.1nm至大约1.5nm的范围内。籽晶层120具有的厚度可以在大约Inm至大约IOnm的范围内。籽晶层120的厚度可以大于缓冲层114
的厚度。
[0069]下部磁化钉扎层130在实质上与籽晶层120的表面垂直的方向上具有易磁化轴。在下部磁化钉扎层130中,其磁化方向不改变。尽管在图4中,下部磁化钉扎层130的磁化方向被示为在与向着电极110的方向相反的方向上(即,在向着上部磁化钉扎层180的方向上)排列,但本发明并不局限于此。例如,下部磁化钉扎层130的磁化方向可以向着电极110的方向排列。
[0070]在一些实施例中,下部磁化钉扎层130可以具有Ll1型有序结构。由于籽晶层120具有HCP (0001)结构,因此,当在籽晶层120上形成下部磁化钉扎层130时在(111)面内的生长可以更快,并且可以在籽晶层120上形成由具有Lli (Ll1是根据Strukturbericht名称命名的)型有序结构的长程有序超晶格形成的下部磁化钉扎层130。
[0071]Ll1型有序结构具有准稳定的三方相,并且在实质上与下部磁化钉扎层130的表面垂直的方向上具有易磁化轴。具有Ll1型有序结构的下部磁化钉扎层130包括其中的组成元素均根据〈111〉方向进行沉积的面心立方(fee)层。
[0072]图6A是示出了具有Ll1型有序结构的下部磁化钉扎层130内的多个原子的示例性排列的局部透视图,图6B是示出了具有Ll1型有序结构的下部磁化钉扎层130的晶体结构的示意图。
[0073]下部磁化钉扎层130可以由实质上垂直地磁化的钉扎层形成,在该垂直磁化钉扎层中交替地形成包括第一原子132的第一层132A和包括第二原子134的第二层134A。在一些实施例中,下部磁化钉扎层130可以由Co基垂直磁化钉扎层形成。例如,下部磁化钉扎层130的每个第一原子132为Co,而下部磁化钉扎层130的每个第二原子134为Pt或Pd。在下部磁化钉扎层130中,第一层132A和第二层134A均取向为fee (111)面。
[0074]在一些实施例中,下部磁化钉扎层130具有[Co/Pt] X η (其中η为重复结构数量)
结构,其中厚度在大约I A至大约2 A的范围内的Co膜与厚度在大约I A至大约2 A的范围内的Pt膜交替层叠。在一些实施例中,下部磁化钉扎层130具有[Co/Pd]Xn(其中η为重复次数)结构,其中厚度在大约I A至大约2 A的范围内的Co膜与厚度在大约I A至大约
2A的范围内的Pd膜交替层叠多次。
[0075]可以使用通过固态外延生长的薄膜外延生长工艺来形成下部磁化钉扎层130。例如,可以使用分子束外延(MBE)工艺或金属有机CVD (MOCVD)工艺来形成下部磁化钉扎层130。
[0076]可以在大约200°C至大约400°C的范围内的相对较低的工艺温度下形成下部磁化钉扎层130。例如,可以在大约300°C的温度下形成下部磁化钉扎层130。这样,因为可以在相对较低的工艺温度下形成下部磁化钉扎层130,所以可以很容易地形成下部磁化钉扎层130,而不会通过高温工艺对磁性器件100的另一部分带来不利的影响。此外,在包括具有垂直磁特性的磁层的磁隧道结(MTJ)结构的情况下,在随后的高温退火工艺中也要需要保持磁层的垂直磁特性,而不使其退化。形成具有Ll1结构的下部磁化钉扎层130的超晶格层可以在随后的大约370°C的退火工艺温度下保持稳定的垂直磁特性,由此保留优良的垂直磁特性。
[0077]可以通过使用MBE工艺、磁控溅射工艺、或者超高真空(UHV)溅射丁艺来形成下部磁化钉扎层130。下部磁化钉扎层130的厚度可以在大约20 A至大约30 A的范围内。
[0078]由于下部磁化钉扎层130具有优良的垂直各向异性并且可以在相对较低的温度下形成,因此可以可靠地将下部磁化钉扎层130应用到磁性器件上。
[0079]回到图4,籽晶层120的(0001)密排面关于具有Ll1结构的下部磁化钉扎层130的fee (111)密排面具有匹配性。因此,在通过在缓冲层114上形成籽晶层120从而由于缓冲层114使得籽晶层120的垂直取向性增大的状态下,当在籽晶层120上形成Ll1型超晶格层时,Ll1型超晶格层包括沿着构成籽晶层120的元素的晶粒的面外(out-of-plane)轴的长程有序结构。此外,矫顽力显著提高,由此可以提高磁性器件的可靠性并且减小磁性器件的驱动功率。
[0080]在下部磁化钉扎层130上形成第一极化增强层150,以增加下部磁化钉扎层130的自旋极化。第一极化增强层150可以是由Co、Fe、和B形成的磁层(在下文中,其被称为“CoFeB磁层”)。CoFeB磁层基本上具有面内(in-plane)磁各向异性。然而,当形成的CoFeB磁层与由Ll1型超晶格层形成的下部磁化钉扎层130接触时,CoFeB磁层实质上可以垂直取向达到至少17 A的厚度。因此,在下部磁化钉扎层130上形成的第一极化增强层150可以由垂直取向的CoFeB磁层形成,并且可以通过将下部磁化钉扎层130与第一极化增强层150结合来提供较高的自旋极化。第一极化增强层150的磁化方向可以与下部磁化钉扎层130的磁化方向实质上相同。第一极化增强层150的厚度可以在大约10 A至大约20 A的范围内。
[0081 ] 在第一极化增强层150上形成第一隧道势垒160,在第一隧道势垒160上形成磁化自由层164。此外,在磁化自由层164上形成第二隧道势垒170,在第二隧道势垒170上形成上部磁化钉扎层180。
[0082]第一隧道势垒160和第二隧道势垒170每个均可以包括非磁性材料。在一些实施例中,第一隧道势垒160和第二隧道势垒170均可以由从Mg、T1、Al、MgZn和MgB中选出的任何一种材料的氧化物形成。在一些其他实施例中,第一隧道势垒160和第二隧道势垒170每个均可以由Ti的氮化物或钒(V)的氮化物形成。在一些实施例中,第一隧道势垒160和第二隧道势垒170每个均可以由单层形成。在一些其他实施例中,第一隧道势垒160和第二隧道势垒170每个均可以由包括顺序层叠的层的多层形成。例如,第一隧道势垒160和第二隧道势垒170每个均可以具有从Mg/MgO、MgO/Mg、和Mg/MgO/Mg中选出的多层结构。在一些实施例中,第二隧道势垒170具有的厚度可以大于第一隧道势垒160的厚度。
[0083]图4所示的磁性器件100提供了包括第一隧道势垒160和第二隧道势垒170的双MTJ结构。当提供电流通过包括第一隧道势垒160和第二隧道势垒170的双MTJ结构时,磁化自由层164例如在稳定的磁状态之间切换自由层的磁化。磁性器件100可以通过具有双MTJ结构而在高度集成的磁存储器件中提供改善的性能。
[0084]第二极化增强层172夹在第二隧道势垒170和上部磁化钉扎层180之间。
[0085]第二极化增强层172可以包括从Co、Fe、和Ni中选出的铁磁材料。第二极化增强层172可以具有高自旋极化率和低阻尼常数。为此,第二极化增强层172还可以包括从B、Zn、Ru、Ag、Au、Cu、C、和N中选出的非磁性材料。在一些实施例中,第二极化增强层172可
以由CoFeB磁层形成。第二极化增强层172的厚度可以在大约10 A至大约20 A的范围内。
[0086]上部磁化钉扎层180包括第一上部磁化钉扎层182、第二上部磁化钉扎层184、以及夹在第一上部磁化钉扎层182和第二上部磁化钉扎层184之间的交换结合膜186。
[0087]第一上部磁化钉扎层182具有的磁矩反平行于下部磁化钉扎层130的磁矩。第二上部磁化钉扎层184具有的磁矩反平行于第一上部磁化钉扎层182的磁矩。
[0088]上部磁化钉扎层180可以具有参照图2关于垂直磁化钉扎层PL描述的SAF结构。在这种情况下,第一上部磁化钉扎层182和第二上部磁化钉扎层184可以分别对应于铁磁层FMl和铁磁层FM2。交换结合膜186可以对应于插入在两个铁磁层FMl和FM2之间的非磁性薄层匪。
[0089]第二极化增强层172可以增加第一上部磁化钉扎层182的自旋极化。第二极化增强层172的磁化方向可以与第一上部磁化钉扎层182的磁化方向相同。
[0090]可以在上部磁化钉扎层180上形成覆盖层190。覆盖层190的材料可以从Ta、Al、Cu、Au、Ag、T1、TaNJP TiN 中选出。
[0091]在图4所示的磁性器件100中,磁性器件100的电阻值可以根据电子流经双MTJ结构的方向而变化,并且通过使用电阻值的差异来将数据存储在包括磁性器件100的存储单元中。
[0092]在图4所示的磁性器件100中,第一上部磁化钉扎层182和第二上部磁化钉扎层184在上部磁化钉扎层180中构成了 SAF结构,通过优化下部磁化钉扎层130的He,使得下部磁化钉扎层130的He处在第一上部磁化钉扎层182的He和第二上部磁化钉扎层184的He之间的范围内,可以防止磁化自由层164的He偏移并且可以提高开关特性。
[0093]为了优化下部磁化钉扎层130的He,下部磁化钉扎层130可以由具有Ll1型有序结构的超晶格形成。特别是,为了通过使用提供较高的垂直各向异性和改进的矫顽力的长程有序的超晶格来形成下部磁化钉扎层130,在电极110和下部磁化钉扎层130之间依次形成缓冲层114和晶轴受缓冲层114控制的籽晶层120。在这种方式下,其中在依次形成了缓冲层114和籽晶层120从而由于缓冲层114而导致增加了籽晶层120的垂直取向性的状态下,通过在籽晶层120上形成由Ll1型超晶格层形成的下部磁化钉扎层130,使得下部磁化钉扎层130的He可以处在第一上部磁化钉扎层182的He和第二上部磁化钉扎层184的He之间的范围内。
[0094]图7是用于描述图4所示的磁性器件100内的第一上部磁化钉扎层182的He分布、第二上部磁化钉扎层184的He分布、以及下部磁化钉扎层130的He分布的曲线图。
[0095]在图7中,“PL1”表示第一上部磁化钉扎层182的He分布,“PL2”表示第二上部磁化钉扎层184的He分布,“PL3”表不下部磁化钉扎层130的He分布。“FL”表不磁化自由层164的He分布。
[0096]在磁性器件100中,由于下部磁化钉扎层130是由具有高垂直各向异性的Ll1型超晶格层形成,因此下部磁化钉扎层130的He分布处在第一上部磁化钉扎层182的He分布和第二上部磁化钉扎层184的He分布之间的范围内。因此,尽管在具有SAF结构的上部磁化钉扎层180中存在杂散场,但是上部磁化钉扎层180的杂散场可以被下部磁化钉扎层130的杂散场消除。此外,如图7所示,磁化自由层164的He分布可以位于容许的读取裕度的范围内,由此可以提闻开关特性。
[0097]图8是示出了根据本发明构思的一个实施例的磁性器件200的截面图。图8和图4中相似的附图标记指代相似的元件,因此省略了重复的描述。
[0098]磁性器件200具有与图4所示的磁性器件100实质上相同的构造。然而,磁性器件200还包括夹在下部磁化钉扎层130和第一极化增强层150之间的第一非晶Ta膜234、和夹在第二极化增强层172和第一上部磁化钉扎层182之间的第二非晶Ta膜274。第一非晶Ta膜234和第二非晶Ta膜274具有的厚度均在大约2 A至大约b A的范围内。[0099]在根据一些实施例的磁性器件200中,第一非晶Ta膜234、第一极化增强层150、第一隧道势垒160、磁化自由层164、第二隧道势垒170、第二极化增强层172、第二非晶Ta膜274、和第一上部磁化钉扎层182形成为Ta/CoFeB/MgO/CoFeB/MgO/CoFeB/Ta叠层结构。因此,可以获得相对高的隧道磁阻比(TMR),在磁性器件200的磁体叠层结构具有20nm或更小的微小线宽的情况下同样可以获得优良的热稳定性,并且可以降低开关电流。
[0100]图9是示出了根据本发明构思的另一实施例的磁性器件300的截面图。图9和图4中相似的附图标记指代相似的元件,因此,为了简洁起见省略了重复的描述。
[0101]磁性器件300包括按参照图4所述的方式依次层叠的电极110、缓冲层114、和籽晶层120。在籽晶层120上形成具有垂直磁各向异性的下部磁化钉扎层130。在一些实施例中,下部磁化钉扎层130可以由具有Ll1型有序结构的长程有序的超晶格形成。
[0102]在下部磁化钉扎层130上依次形成交换结合膜340和上部磁化钉扎层350。上部磁化钉扎层350具有的磁矩反平行于下部磁化钉扎层130的磁矩。上部磁化钉扎层350更加详细的构造与参照图4所述的第二上部磁化钉扎层184的构造相同。
[0103]在上部磁化钉扎层350上依次形成极化增强层360、隧道势垒370、磁化自由层380、纳米-氧化物层(NOL) 382、和覆盖层390。
[0104]极化增强层360可以由CoFeB磁层形成。隧道势垒370可以包括非磁性材料。隧道势垒370和磁化自由层380分别与参照图4描述的第二隧道势垒170和磁化自由层164实质相同。
[0105]N0L382可以由Ta的氧化物或Mg的氧化物形成。
[0106]覆盖层390的具体构造与参照图4描述的覆盖层190的构造实质相同。
[0107]在图9所示的磁性器件300的叠层结构中,通过在籽晶层120 (其中,由于缓冲层114而增加了籽晶层120的垂直取向性)上形成由具有高垂直各向异性的Ll1型超晶格层形成的下部磁化钉扎层130,使得磁性器件300可以提供高自旋极化,由此可以提供改进的开关特性。
[0108]图10是按加工顺序示出了根据本发明构思的一个实施例的制造磁性器件的方法的流程图。
[0109]参见图4和图10,在工序410中,在电极110上形成用于控制籽晶层120的晶轴的缓冲层114。缓冲层114可以具有HCP (0001)晶体结构或非晶结构。在一些实施例中,缓冲层114可以由具有HCP (0001)晶体结构的薄膜形成。具有HCP (0001)晶体结构的缓冲层114可以由从11、21'、!^、¥、5(3、和1%中选出的材料形成。在一些其他实施例中,缓冲层114可以由具有非晶结构的薄膜形成。具有非晶结构的缓冲层114可以由从CoZrXoHfJPCoFeBTa中选出的至少一种合金形成。
[0110]在一些实施例中,形成缓冲层114的工艺可以在大约10°C至大约50°C的温度下进行。例如,可以在室温下形成缓冲层114。可以通过使用CVD、PVD、ALD、或反应PLD工艺来形成缓冲层114。在一些实施例中,可以通过使用Kr作为溅射气体的直流磁控溅射工艺来形成缓冲层114。缓冲层114的厚度可以在大约0.1nm至大约1.5nm之间的范围内。
[0111]在工序420中,在缓冲层114上形成具有HCP (0001)晶体结构的籽晶层120。
[0112]由于在具有HCP(OOOl)晶体结构或非晶结构的缓冲层114上形成具有HCP(OOOl)晶体结构的籽晶层120,因此可以由于缓冲层114而提高垂直取向性。因此,可以形成具有高垂直取向性的籽晶层120。
[0113]在一些实施例中,籽晶层120可以由Ru形成。在大约10°C至大约50°C的温度范围内进行形成籽晶层120的工艺。例如,可以在室温下形成籽晶层120。可以通过使用CVD、PVD、ALD、或反应PLD工艺来形成籽晶层120。在一些实施例中,可以通过使用Kr作为溅射气体的直流反应磁控溅射工艺来形成籽晶层120。籽晶层120的厚度可以在大约Inm至大约IOnm的范围内。籽晶层120的厚度可以大于缓冲层114的厚度。
[0114]在工序430中,在籽晶层120上形成下部磁化钉扎层130。
[0115]由于籽晶层120的(0001)密排面关于具有Ll1结构的下部磁化钉扎层130具有匹配性,因此当在具有HCP (0001)结构的籽晶层120上形成下部磁化钉扎层130时,(111)面内的生长可能更快。因此,可以在籽晶层120上形成由具有Ll1型有序结构的长程有序的超晶格形成的下部磁化钉扎层130。
[0116]可以通过使用MBE工艺、磁控溅射工艺、或者UHV溅射工艺来形成下部磁化钉扎层130。下部磁化钉扎层130具有的厚度可以在大约20 A至大约30 A的范围内。
[0117]形成下部磁化钉扎层130的工艺可以在大约200°C至大约400°C的温度范围下进行。由于下部磁化钉扎层130具有优良的垂直各向异性并且可以在相对较低的温度下形成,因此可以恰当地将下部磁化钉扎层130应用到磁性器件上。
[0118]在一些实施例中,形成的下部磁化钉扎层130可以具有前述的[Co/Pt] Xn结构或者[Co/Pd] Xn结构(其中η是重复次数)。下部磁化钉扎层130的厚度可以在大约20 A至大约30 A的范围内。
[0119]在工序440中,在下部磁化钉扎层130上形成在实质上与下部磁化钉扎层130的上表面垂直的方向上磁化的极化增强层150。
[0120]形成极化增强层150的工艺可以包括形成CoFeB磁层的工艺。通过形成与由Ll1型超晶格层形成的下部磁化钉扎层130接触的CoFeB磁层,可以形成由CoFeB磁层形成的、垂直取向的极化增强层150。极化增强层150的磁化方向可以与下部磁化钉扎层130的磁化方向相同。极化增强层150具有的厚度可以在大约iu A至大约20 A的范围内。
[0121]图1lA至图1lK是示出了根据本发明构思的一个实施例的制造磁性器件500 (参见图11Κ)的方法的截面图。在本实施例中,描述了制造包括图4所示的磁性器件100的叠层结构的STT-MRAM的过程。在图1lA至图1lK和图4中相似的附图标记指代相似的元件,因此为了简洁起见,省略了重复的说明。
[0122]参见图11Α,在衬底502中形成器件隔离膜504以限定有源区506,并且在有源区506上形成晶体管510。
[0123]在一些实施例中,衬底502可以是半导体晶片。衬底502可以包括Si。在一些其他实施例中,衬底502可以包括诸如Ge之类的半导体元素、或者诸如SiC、GaAs、InAsjP InP之类的化合物半导体。在一些其他实施例中,衬底502可以具有绝缘体上硅(SOI)结构。例如,衬底502可以包括掩埋氧化(BOX)层。在一些实施例中,衬底502可以包括导电区域,例如,掺有杂质的阱、或者掺有杂质的结构。器件隔离膜504可以具有浅沟槽隔离(STI)结构。
[0124]晶体管510可以包括栅极绝缘膜512、栅电极514、源极区516、和漏极区518。栅电极514具有在其上形成的绝缘覆盖图案520,并且具有通过绝缘隔离物522各自被绝缘的相面对的侧壁。
[0125]此后,在衬底502上形成第一层间绝缘膜530,以覆盖晶体管510,并且形成通过第一层间绝缘膜530与源极区516电连接的第一接触插塞532、和通过第一层间绝缘膜530与漏极区518电连接的第二接触插塞534。然后,可以对第一层间绝缘膜530进行平坦化。在第一层间绝缘膜530上形成导电层,然后对导电层进行图案化,以形成通过第一接触插塞532电连接至源极区516的源极线536,并且形成通过第二接触插塞534电连接至漏极区518且被源极线536相互隔离开的导电图案538。
[0126]然后,在第一层间绝缘膜530上形成第二层间绝缘膜540,以覆盖源极线536和导电图案538。通过使用光刻工艺,去除第二层间绝缘膜540的一些部分,以形成使导电图案538的上表面暴露的下部电极接触孔540H。用导电材料填充下部电极接触孔540H,并且对导电材料进行抛光或平坦化直至暴露第二层间绝缘膜540的上表面,以形成下部电极接触插塞542。在一些实施例中,下部电极接触插塞542可以包括从TiN、T1、TaN, Ta和W中选出的至少一种材料。
[0127]参见图11B,在第二层间绝缘膜540和下部电极接触插塞542上形成下部电极层552。
[0128]在一些实施例中,下部电极层552由金属或金属氮化物形成。例如,下部电极层552可以由TiN形成。下部电极层552的更加详细的描述与参照图4描述的电极110的相同。
[0129]参见图11C,在下部电极层552上形成缓冲层554。
[0130]形成缓冲层554以控制随后要在缓冲层554上形成的籽晶层556 (参见图11D)的晶轴的方向。缓冲层554可以由具有HCP (0001)晶体结构的材料形成,例如,从T1、Zr、Hf、Y、Sc、和Mg中选出的至少一种材料。或者,缓冲层554可以由具有非晶结构的材料形成,例如,从CoZr、CoHf和CoFeBTa中选出的至少一种合金。
[0131]可以在室温下形成缓冲层554。对缓冲层554更加详细的描述与参照图4所描述的缓冲层114相同。
[0132]参见图1ID,在缓冲层554上形成籽晶层556。
[0133]籽晶层556可以由具有HCP (0001)晶体结构的材料形成。例如,籽晶层556可以包括Ru层。
[0134]通过在由具有HCP (0001)晶体结构或者非晶结构的材料形成的缓冲层554上形成籽晶层556,可以提高籽晶层556的垂直取向性。籽晶层556的更加具体的构造与参照图4描述的籽晶层120的构造实质相同。
[0135]参见图11E,在籽晶层556上形成下部磁化钉扎层558。
[0136]形成下部磁化钉扎层558,使其在实质上与籽晶层556的表面垂直的方向上具有易磁化轴。
[0137]下部磁化钉扎层558可以由具有Ll1结构的超晶格形成。在一些实施例中,下部磁化钉扎层558可以具有[Co/Pt] Xn结构(其中η为重复次数),其中,交替且重复地层叠厚
度在大约I A至大约2 A H勺范围内的Co膜和厚度在大约I A至大约2 A的范围内的Pt膜。
在一些其他实施例中,下部磁化钉扎层558可以具有[Co/Pd] Xn结构(其中η为重复次数),其中,多次交替地层叠厚度在大约I A至大约2 A的范围内的Co膜和厚度在大约I A至大约2 A的范围内的Pd膜。在这种情况下,“η"可以是2至20范围内的整数。
[0138]可以通过使用MBE工艺或者MOCVD工艺来形成下部磁化钉扎层558。可以在大约200°C至大约400°C范围内的相对较低的工艺温度下形成下部磁化钉扎层558。例如,可以在大约300°C的温度下形成下部磁化钉扎层558。下部磁化钉扎层558的厚度可以在大约20 A至大约30 A的范围内。
[0139]下部磁化钉扎层558的更加具体的构造与参照图4描述的下部磁化钉扎层130的构造实质相同。
[0140]参见图11F,可以在下部磁化钉扎层558上形成第一极化增强层560。
[0141]第一极化增强层560可以由CoFeB磁层形成。当形成第一极化增强层560时,因为在由Ll1型超晶格层形成的下部磁化定扎层558上形成CoFeB磁层以与下部磁化钉扎层558接触,所以可以获得垂直取向的CoFeB磁层。通过将下部磁化钉扎层558和第一极化增强层560结合可以提供高自旋极化。第一极化增强层560的厚度可以在大约10 A至大约ZU A的范围内。第一极化增强层560的更加具体的构造与参照图4描述的第一极化增强层150的构造相同。
[0142]参见图11G,在第一极化增强层560上依次形成第一隧道势垒160、自由层164、第二隧道势垒170、第二极化增强层172、上部磁化钉扎层180、和覆盖层190。上部磁化钉扎层180包括第一上部磁化钉扎层182、第二上部磁化钉扎层184、以及夹在第一上部磁化钉扎层182和第二上部磁化钉扎层184之间的交换结合膜186。
[0143]覆盖层190可以包括从Ta、Al、Cu、Au、T1、TaN、和TiN中选出的至少一种材料。
[0144]图1lG示出了叠层结构570的各层(从下部电极层552至覆盖层190)以与图4所示的磁性器件100的叠层结构相同的 顺序进行层叠的情况。但是,本发明构思并不局限于此。例如,可以形成各层以与图8所示的磁性器件200相同的顺序进行层叠的叠层结构,或者各层以与图9所示的磁性器件300相同的顺序进行层叠的叠层结构,来取代叠层结构570。根据本发明构思的一些实施例,可以根据要形成的磁性器件的期望的特性来添加或替换叠层结构570中的各种层。
[0145]参见图11H,在叠层结构570上形成多个导电掩模图案572。
[0146]多个导电掩模图案572可以由金属或金属氮化物形成。在一些实施例中,多个导电掩模图案572包括从仙、1、11队了&队1^&、和金属玻璃合金中选出的至少一种材料。例如,导电掩模图案572可以具有Ru/TiN或TiN/W的双层结构。可以在与下部电极接触插塞542相同的轴上形成导电掩模图案572。
[0147]参见图111,通过将多个导电掩模图案572用作蚀刻掩模来蚀刻一部分叠层结构570。
[0148]可以将得到的包括多个导电掩模图案572的结构装入等离子体蚀刻室。然后,可以通过等离子体蚀刻来蚀刻一部分叠层结构570。在一些实施例中,可以通过反应离子蚀刻(RIE)、离子束蚀刻(IBE)、或者Ar铣削来蚀刻一部分叠层结构570。可以使用包括SF6、NF3> SiF4, CF4, Cl2, CH3OH, CH4, CO、NH3> H2, N2, HBr、或者其组合的第一蚀刻气体来蚀刻叠层结构570。在一些其他实施例中,在蚀刻叠层结构570的期间,除了第一蚀刻气体外还可以使用Ne、Ar、Kr、和Xe中的至少一种第一附加气体。
[0149]可以使用由以下生成的等离子体来进行用于蚀刻叠层结构570的蚀刻工艺:电感耦合等离子体(ICP)源、电容耦合等离子体(CCP)源、电子回旋共振(ECR)等离子体源、螺旋波激发等离子体源,或自自适应耦合等离子体(ACP)源。
[0150]用于蚀刻叠层结构570的蚀刻工艺还包括使用具有与第一蚀刻气体不同成分的第二蚀刻气体的蚀刻工艺。第二蚀刻气体可以包括SF6、NF3> SiF4, CF4, Cl2, CH3OH, CH4, CO、NH3> H2, N2, HBr、或者其组合。在一些其他实施例中,在使用第二蚀刻气体蚀刻的期间,还可以使用从Ne、Ar、Kr、和Xe中选出的至少一种第二附加气体。
[0151]可以在大约_10°C至大约65°C的温度范围、大约2mTorr至大约5mTorr的压力下进行用于蚀刻叠层结构570的蚀刻工艺。在蚀刻工艺期间,在蚀刻工艺的蚀刻环境下可以消耗导电掩模图案572,以减小距离导电掩模图案572的上表面的厚度。
[0152]尽管没有示出,在通过蚀刻叠层结构570而形成多个下部电极552A之后,可以使暴露的第二层间绝缘膜540被蚀刻掉距离其上表面的预定厚度。
[0153]结果,在多个下部电极接触插塞542上形成了包括在蚀刻了叠层结构570后剩下的所得结构的多个磁阻器件570A。在多个磁阻器件570A中,多个导电掩模图案572和覆盖层190的剩余部分用作上部电极。
[0154]参见图11J,可以形成第三层间绝缘膜580以覆盖磁阻器件570,并对第三层间绝缘膜580进行平坦化。通过形成多个位线接触孔580H来去除部分的第三层间绝缘膜580以暴露磁阻器件570的导电掩模图案572的上表面。此后,形成导电层以填充位线接触孔580H,然后,对其进行抛光或回蚀,直至暴露第三层间绝缘膜580的上表面,由此在多个位线接触孔580H内分别形成多个位线接触插塞582。
[0155]参见图11K,在第三层间绝缘膜580和位线接触插塞582上形成导电层,随后进行图案化以形成电连接至位线接触插塞582的位线590,由此完成了磁性器件500的制造。位线590可以具有线的形状。
[0156]图12是示出了根据本发明构思的一个实施例的磁性器件的磁滞(M-H)回线的曲线图。
[0157]为了评价图12所示的M-H回线,制造了具有与图8所示的磁性器件200实质相同的叠层结构的磁性器件。更具体地说,在TiN电极上依次形成厚度为1() A的Ti缓冲层、厚度为M A的Ru籽晶层、包括Ll1型[Co⑵/Pt (2) ] X 7超晶格层(括号内的数值表示厚度并
且厚度单位为Λ)的下部磁化钉扎层、厚度为4 A第一非晶Ta膜、和厚度为8 A的第一CoFeB极化增强层。在这种情况下,在室温下形成Ti缓冲层和Ru籽晶层,并且在大约300°C的温度下形成下部磁化钉扎层。
[0158]然后,制造具有包括以下结构的叠层结构的磁性器件:包括MgO膜的第一隧道势垒、厚度为12 A的CoFeB磁化自由层、包括其电阻比第一隧道势垒的电阻大约大十倍的MgO膜的第二隧道势垒、厚度为4 A的第二非晶Ta膜、以及具有[Co (2.5) /Pd (10) ] X 3/Ru/[Co (2.5) /Pd (10) ] X 3的SAF结构的上部磁化钉扎层。
[0159]当在Ti缓冲层上形成Ru籽晶层并且然后在Ru籽晶层上形成包括具有Ll1结构的Co/Pt超晶格层的下部磁化钉扎层时,沿着构成Ru籽晶层的Ru晶粒的面外轴以长程有序的结构形成具有Ll1结构的Co/Pt超晶格层。因此,由于垂直表面的扭曲轴防止了磁畴壁根据晶粒的移动,提供了增大面外垂直各向异性的效果。因此,如图12所示,获得了迅速发生磁化反转的理想的M-H回线。
[0160]特别地,参见图12,示出了磁性器件的矫顽力增加至大约4000奥斯特(0e)。这是由于在Ti缓冲层和Ru籽晶层上形成了包括具有Ll1结构的Co/Pt超晶格层的下部磁化钉扎层。
[0161]图13是示出了用于比较的另一 M-H回线的曲线图。
[0162]为了评价图13的M-H回线,除了形成了 Ta层而不是Ti缓冲层外,在与用于评价图12所示的M-H回线的条件相同的条件下制造了用于比较的磁性器件。
[0163]在用于比较的磁性器件中,当在TiN电极上生长Ta层时,Ta从非晶结构结晶为体心立方晶格(BCC)晶体结构。因此,当在Ta层上形成Ru籽晶层时,破坏了具有BCC晶体结构的Ta层与具有HCP晶体结构的Ru籽晶层之间的匹配性,由此Ru籽晶层的结晶劣化。结果,在Ru籽晶层上形成的具有Ll1结构的Co/Pt超晶格层的晶轴被扭曲,并且Co/Pt超晶格层的长程有序被破坏,并且由此如图13所示,垂直磁特性劣化。
[0164]图14是示出了在根据本发明构思的一些实施例的磁性器件中,根据从外部施加的磁场的磁矩特性的曲线图。
[0165]为了评价图14的磁矩特性,除了形成包括Coa2Fea6Ba2磁层的第一极化增强层以及第一极化增强层的厚度多样地变化外,在与用于评价图12所示的M-H回线的条件相同的条件下制造用于比较的磁性器件。
[0166]在图14中,“A” (CFB 12 A)表示形成厚度为12 A的CoFeB磁层作为第一极化增强层的情况。“B” (CFB 14.5 A)表示形成厚度为14.5 A的CoFeB磁层作为第一极化增强层的情况。“C”(CFB 17.1 A)表示形成厚度为17.1 A的CoFeB磁层作为第一极化增强层的情况。
[0167]参见图14,示出了 CoFeB磁层具有垂直磁各向异性的厚度达到大约17 A0
[0168]在磁性器件中,由于当第一 MgO隧道势鱼与CoFeB磁层接触并形成在CoFeB磁层上时,生长的第一 MgO隧道势垒具有BCC结构,因此具有垂直磁各向异性的CoFeB磁层的厚度越大,自旋极化增加的越多。
[0169]图15是包括了根据本发明构思的一个实施例的磁性器件的电子系统700的框图。
[0170]参见图15,电子系统700包括输入装置710、输出装置720、处理器730、以及存储器装置740。在一些实施例中,存储器装置740包括:单元阵列,单元阵列包括多个非易失性存储单元;以及外围电路,其用于诸如读操作和写操作之类的操作。在一些其他实施例中,存储器装置740包括非易失性存储器装置和存储器控制器。
[0171]包括在存储器装置740中的存储器742可以包括参照图1至图1lK描述的根据本发明构思的上述实施例的磁性器件。
[0172]可以通过接口将处理器730连接至输入装置710、输出装置720、和存储器装置740,以控制电子系统700的整体操作。
[0173]图16是包括根据本发明构思的实施例的磁性器件的信息处理系统800的框图。[0174]参见图16,信息处理系统800包括均电连接至总线802的非易失性存储器系统810、调制解调器820、中央处理单元(CPU) 830、随机存取存储器(RAM) 840、以及用户接口850。
[0175]非易失性存储器系统810可以包括存储器812和存储器控制器814。非易失性存储器系统810存储CPU830处理的数据和从外部输入的数据。
[0176]非易失性存储器系统810可以包括诸如MRAM、PRAM、RRAM、FRAM等的非易失性存储器。存储器812和RAM840中的至少一个可以包括参照图1至图1lK描述的根据本发明构思的其中一个上述实施例的磁性器件。
[0177]可以将信息处理系统800应用到便携式计算机、网络平板电脑、无线手机、移动电话、数字音乐播放器、存储卡、MP3播放器、导航系统、便携式多媒体播放器(PMP)、固态硬盘(SSD)、或者家用电器。
[0178]图17是包括根据本发明构思的实施例的磁性器件的存储卡900的框图。
[0179]存储卡900包括存储器910和存储器控制器920。
[0180]存储器910可以存储数据。在一些实施例中,存储器910可以具有即使当停止供电时也能保持数据的非易失特性。存储器910可以包括参照图1至图1lK描述的根据本发明构思的其中一个上述实施例的磁性器件。
[0181]存储器控制器920响应于主机930的读/写请求而可以读取存储在存储器910的数据或者可以将数据存储在存储器910中。
[0182]尽管已经具体示出并参照示例性实施例描述了本发明构思,但要理解的是,在不脱离所附权利要求的精神和范围的情况下可以对其形式和细节做出修改。
【权利要求】
1.一种磁性器件,包括: 磁阻器件以及上部电极和下部电极,所述磁阻器件夹在所述上部电极和所述下部电极之间, 其中,所述磁阻器件包括: 缓冲层,其控制用于诱导所述磁阻器件中的垂直磁各向异性的晶轴,所述缓冲层与所述下部电极接触; 籽晶层,其与所述缓冲层接触并且取向为具有密排六方晶格(OOOl)晶面;以及 垂直磁化钉扎层,其与所述籽晶层接触并且具有Lll型有序结构。
2.如权利要求1所述的磁性器件,其中所述缓冲层包括!1、21'、!^、¥、5(3、1%、&)21'、&)!^或者 CoFeBTa。
3.一种磁性器件,包括: 电极; 在所述电极上形成的缓冲层; 在所述缓冲层上形成的籽晶层; 在所述籽晶层上形成的第一磁化层; 在所述第一磁化层上形成的第一隧道势垒; 在所述第一隧道势垒上形成的第二磁化层;以及 在所述第二磁化层上形成并且具有合成反铁磁耦合结构的第三磁化层。
4.如权利要求3所述的磁性器件,其中所述缓冲层和所述籽晶层包括相同的晶体结构。
5.如权利要求3所述的磁性器件,其中所述缓冲层和所述籽晶层均包括密排六方晶格(0001)晶体结构。
6.如权利要求5所述的磁性器件,其中所述电极包括密排六方晶格晶体结构。
7.如权利要求3所述的磁性器件,其中所述缓冲层包括T1、Zr、Hf、Y、Sc或者Mg中的至少一个。
8.如权利要求3所述的磁性器件,其中所述缓冲层包括非晶层并且所述籽晶层包括密排六方晶格(0001)晶体结构。
9.如权利要求3所述的磁性器件,其中所述缓冲层包括包含Co的合金。
10.如权利要求9所述的磁性器件,其中所述缓冲层包括包含CoZrXoHf或者CoFeBTa的薄膜。
11.如权利要求3所述的磁性器件,其中所述缓冲层的厚度在0.1nm至1.5nm的范围内。
12.如权利要求3所述的磁性器件,其中所述第一磁化层包括具有Ll1型有序结构的磁性材料。
13.如权利要求12所述的磁性器件,其中所述第一磁化层包括垂直磁化层,在所述垂直磁化层中交替形成包括Co的第一层和包括Pt或Pd的第二层。
14.如权利要求3所述的磁性器件,其中所述第一磁化层是钉扎层,所述第二磁化层是自由层。
15.如权利要求3所述的磁性器件,还包括布置在所述第一磁化层与所述第一隧道势垒之间的极化增强层,所述极化增强层在垂直于与所述第一隧道势垒接触的表面的方向上被磁化。
16.如权利要求3所述的磁性器件,还包括夹在所述第二磁化层与所述第三磁化层之间的第二隧道势垒。
17.一种磁性器件,包括: 电极; 缓冲层,其控制用于诱导磁阻器件中的垂直磁各向异性的晶轴,所述缓冲层与所述电极接触; 籽晶层,其与所述缓冲层接触,所述籽晶层具有密排六方晶格(OOOl)晶面; 下部磁化钉扎层,其与所述籽晶层接触并且具有Lll型有序结构; 隧道势垒,其覆在所述下部磁化钉扎层上;以及 自由层,其覆在所述隧道势垒上。
18.如权利要求17所述的器件,还包括: 在所述自由层上形成的另一隧道势垒;以及 参考层,其形成在所述自由层上并且具有合成反铁磁耦合结构。
19.如权利要求18所述的器件,还包括: 在所述下部磁化钉扎层与所述隧道势垒层之间的第一极化增强层;以及 在所述另一隧道势垒与所述参考层之间的第二极化增强层。
20.如权利要求19所述的器件,还包括夹在所述下部磁化钉扎层与所述第一极化增强层之间的第一非晶Ta膜,和夹在所述第二极化增强层与所述参考层之间的第二非晶Ta膜。
21.如权利要求20所述的器件,其中所述第一非晶Ta膜和所述第二非晶Ta膜具有的厚度均在2 A至6 A的范围内。
22.如权利要求17所述的器件,还包括在所述下部磁化钉扎层上的交换结合膜,和在所述交换结合膜上的上部磁化钉扎层。
23.一种制造磁性器件的方法,所述方法包括步骤: 在电极上形成具有密排六方晶格(0001)晶体结构或非晶结构的缓冲层; 在所述缓冲层上形成具有密排六方晶格(0001)晶体结构的籽晶层;以及 在所述籽晶层上形成垂直磁化钉扎层。
24.如权利要求23所述的方法,其中形成所述缓冲层和形成所述籽晶层中的至少一个步骤在室温下进行。
25.如权利要求23所述的方法,其中形成所述缓冲层的步骤包括形成具有密排六方晶格(0001)晶体结构的薄膜,其中所述薄膜包括T1、Zr、Hf、Y、Sc或者Mg。
26.如权利要求23所述的方法,其中形成所述缓冲层的步骤包括形成具有非晶结构的薄膜,其中所述薄膜包括CoZr、CoHf或者CoFeBTa。
27.如权利要求23所述的方法,其中所述缓冲层或所述籽晶层中的至少一个是通过使用氪(Kr)气体作为溅射气体的直流磁控溅射工艺形成的。
28.如权利要求23所述的方法,其中在200°C至400°C的温度范围内执行形成所述垂直磁化钉扎层的步骤。
29.如权利要求23的方法,其中形成所述垂直磁化钉扎层的步骤包括形成具有Lll型有序结构的磁性材料。
30.如 权利要求23所述的方法,还包括在所述垂直磁化钉扎层上形成极化增强层的步骤,所述极化增强层在与所述垂直磁化钉扎层的上表面垂直的方向上被磁化。
【文档编号】H01L43/08GK103545443SQ201310291393
【公开日】2014年1月29日 申请日期:2013年7月11日 优先权日:2012年7月17日
【发明者】李仑宰, 金佑填, 李俊明 申请人:三星电子株式会社