无结晶体管及其制造方法
【专利摘要】一种无结（junctionless）晶体管及其制造方法，制造方法包括：提供基底，所述基底包括介质层、位于所述介质层上的第一半导体层；图形化所述第一半导体层，形成源极区域、漏极区域以及位于所述源极区域和漏极区域之间的鳍；去除位于所述鳍下方的部分介质层，使所述鳍悬空于剩余介质层上；使所述鳍的表面平滑化，形成纳米线；对所述纳米线进行沟道离子掺杂，使离子掺杂浓度从纳米线表面到纳米线中心逐渐递减；在掺杂后的纳米线上形成围栅结构；对所述源极区域、漏极区域进行与纳米线沟道离子掺杂同类型的源漏掺杂，以形成源极和漏极。本发明能优化无结晶体管的性能。
【专利说明】无结晶体管及其制造方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，尤其涉及一种无结晶体管及其制造方法。
【背景技术】
[0002]为了跟上摩尔定律的脚步，人们不断地缩小半导体器件(例如:场效应晶体管)的特征尺寸。由于小尺寸下短沟道效应和栅极漏电流的问题使晶体管的开关性能变坏，因此通过缩小传统场效应晶体管的物理尺寸来提高性能已经面临一些困难。
[0003]为了抑制短沟道效应，现有技术发展了纳米线场效应晶体管(NanowireField-Effect Transistor, NWFET)技术。
[0004]NWFET具有一维纳米线沟道，由于量子限制效应，沟道内载流子原理表面分布，因此载流子传输受表面散射和沟道横向电场影响较小，从而可以获得较高的电子迁移率。
[0005]此外，由于NWFET具有较小尺寸的沟道并且通常采用围栅结构，栅极可以从多个方向对所述沟道进行调制，从而可增强栅极的调制能力，改善阈值特性。
[0006]由此可见，NWFET可以抑制短沟道效应，使场效应晶体管尺寸可以进一步减小；NWFET的所述围栅结构改善了栅极调控能力，从而缓解了减薄栅介质厚度的需求，进而可以减小栅极的漏电流。
[0007]然而，现有的NWFET存在驱动电流较小的问题，如何能在抑制短沟道效应的同时保证晶体管具有较大的驱动电流是本领域技术人员亟待解决的技术问题之一。
【发明内容】
[0008]本发明解决的问题是提供一种无结晶体管及其制造方法，在抑制短沟道效应的同时提高驱动电流，从而优化无结晶体管的性能。
[0009]为解决上述问题，本发明提供一种无结晶体管的制造方法，包括:提供基底，所述基底包括介质层、位于所述介质层上的第一半导体层；
[0010]图形化所述第一半导体层，形成源极区域、漏极区域以及位于所述源极区域和漏极区域之间的鳍；
[0011]去除位于所述鳍下方的部分介质层材料，使所述鳍悬空于剩余介质层上；
[0012]使所述鳍的表面平滑化，形成纳米线；
[0013]对所述纳米线进行离子掺杂，使离子掺杂浓度从纳米线表面到纳米线中心逐渐递减；
[0014]在掺杂后的纳米线上形成围栅结构；
[0015]对所述源极区域、漏极区域进行与所述离子掺杂同类型的源漏掺杂，以形成源极和漏极。
[0016]可选地，对所述纳米线进行离子掺杂的步骤包括:在所述纳米线的表面覆盖掺杂材料；所述掺杂材料中的离子在所述纳米线中自表面向中心扩散，在纳米线中形成掺杂离子浓度梯度；去除所述掺杂材料。
[0017]相应地，本发明还提供一种无结晶体管，包括:
[0018]基底，所述基底包括介质层、位于所述介质层上的第一半导体层；
[0019]所述第一半导体层和部分介质层中形成有凹槽，位于所述凹槽两侧的所述第一半导体层为源极和漏极；
[0020]位于所述源极和漏极之间与所述源极和漏极相接触的纳米线，用作晶体管的沟道;
[0021]纳米线沟道中掺杂有与所述源极和漏极同类型的掺杂离子，并且离子掺杂浓度从纳米线表面到纳米线中心逐渐递减；
[0022]填充于所述凹槽且覆盖所述纳米线的围栅结构。
[0023]可选地，所述无结晶体管为P型无结晶体管，源极的势能高于漏极的势能。
[0024]可选地，所述无结晶体管为N型无结晶体管，源极的势能低于漏极的势能。
[0025]与现有技术相比，本发明的技术方案具有以下优点:
[0026]形成具有掺杂离子的纳米线，且掺杂离子浓度从纳米线表面到中心逐渐递减，所述纳米线结构可以抑制短沟道效应，同时纳米线表面的离子掺杂浓度较大可以使无结晶体管具有较大的驱动电流，从而提高了无结晶体管的性能。
[0027]此外，在所述纳米线的表面覆盖掺杂材料；通过扩散方式在纳米线中形成掺杂离子浓度梯度，方法比较简单且容易控制。
【专利附图】
【附图说明】
[0028]图1至图8是本发明无结晶体管制造方法一实施例的示意图；
[0029]图9是图8沿AA’剖线的示意图；
[0030]图10是图8沿BB’剖线的示意图。
【具体实施方式】
[0031]现有技术的纳米线场效应晶体管虽然抑制了短沟道效应，但是驱动电流较小，性能不够优良。
[0032]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0033]为了解决现有技术的问题，本发明提供一种无结晶体管及其制造方法，形成具有掺杂离子的纳米线用作无结晶体管的沟道区，所述纳米线中沟道掺杂离子的浓度从纳米线表面到中心逐渐递减。纳米线结构可以抑制短沟道效应，而纳米线表面的离子掺杂浓度较大可以使无结晶体管具有较大的驱动电流，从而优化了无结晶体管的性能。
[0034]参考图1至图8，示出了本发明无结晶体管的制造方法一实施例的示意图。所述无结晶体管的制造方法大致包括以下步骤:
[0035]如图1所示，提供基底。本实施例中，所述基底包括衬底100、位于所述衬底100上的介质层101、位于所述介质层101上的第一半导体层102。
[0036]具体地，所述衬底100的材料可以是硅、锗、硅锗或其他II1- V族材料。所述介质层101的材料可以是为氧化硅。所述第一半导体层102的材料为表面为(100)晶面的硅。
[0037]如图2所示，图形化所述第一半导体层102，形成源极区域1031、漏极区域1032、位于所述源极区域1031、漏极区域1032之间的鳍1033。
[0038]具体地，所述第一半导体层102形成一“工”字型结构，其中平行两部分作为源极区域1031、漏极区域1032，平行两部分之间的部分为鳍1033。
[0039]本实施例中，所述鳍1033为横截面为正方形的长方体结构。所述鳍1033包括两个(100)晶面的表面和两个(110)晶面的表面。
[0040]可选地，图形化所述第一半导体层102的步骤还包括，在所述第一半导体层102中形成位于无结晶体管之间的沟槽(图未示)。
[0041]如图3所示，图形化所述介质层101，在所述鳍1033的下方形成通道106，从而使所述鳍1033悬空于剩余介质层101上,使所述鳍1033与剩余介质层101不相接触。
[0042]具体地，所述介质层101的材料为二氧化硅，可以通过稀释的氢氟酸(Dilute HF，DHF)去除部分介质层101,或者可以通过缓冲氧化层刻蚀(Buffered Oxide Etchant, BOE)的方式去除部分介质层101。
[0043]结合参考图4，在所述鳍1033的表面上形成第二半导体层1034，所述鳍1033和所述第二半导体层1034构成横截面为八边形的柱形结构103。
[0044]具体地，所述第二半导体层1034的材料可以是硅、锗、硅锗或其他II1- V族材料。可以采用选择性外延生长的方式，在所述鳍1033的表面形成所述第二半导体层1034。
[0045]本实施例中，所述八边形的柱形结构103包括两个(100)晶面的表面、两个(110)晶面的表面和四个(111)晶面的表面。
[0046]如图5所示，对所述柱形结构103进行退火，以形成纳米线1035。
[0047]通过退火工艺可以提高柱形结构103表面的光滑度，从而形成的纳米线1035具有接近圆弧面的表面，进而完成圆化处理。
[0048]具体地，所述退火步骤包括:在氦气、氢气或氘气的气体环境中，温度超过900°C的条件下进行退火，对具有八边形横截面的柱形结构103的表面进行圆化处理，以形成圆柱形的纳米线1035，圆柱形的纳米线1035具有圆形的横截面。所述圆柱形的纳米线1035用作沟道时一方面可以减小漏电流，另一方面还可以提高电子迁移率。
[0049]所述八边形的柱形结构103相对于横截面为正方形的鳍1033更接近圆弧的形状，因而所述退火时间较短，从而简化了制程。
[0050]需要说明的是，在退火步骤之后还可以对所述纳米线1035进行至少一次氧化和湿法刻蚀的步骤，以进一步获得横截面接近理想圆形或椭圆的纳米线1035。
[0051]氧化和湿法刻蚀可以获得圆形横截面的原因是，在氧化过程中，所述八边形的顶角与氧气的接触角大于八边形的边与氧气的接触角，因而顶角位置处暴露于氧气中的面积较大，那么顶角被氧化的厚度较大，而在湿法刻蚀过程中被氧化的部分会被去除，因而，顶角位置在刻蚀时被去除的较多，从而使原来的八边形的顶角位置处逐渐圆化，进而使纳米线1035横截面更加接近圆形或椭圆形。
[0052]具体地，所述第二半导体层1034的材料为硅，热氧化后形成氧化硅。之后，采用稀释的氢氟酸进行湿法刻蚀，稀释的氢氟酸对所述氧化硅的去除速率远大于对硅材料的去除速率，从而使纳米线1035的横截面趋近圆形。
[0053]如图6所示，对所述纳米线1035进行沟道离子掺杂，使离子掺杂浓度从纳米线1035表面到纳米线1035中心逐渐递减。
[0054]本实施例中，在所述纳米线1035的表面覆盖掺杂材料104。使所述掺杂材料104中的离子在所述纳米线1035中自表面至中心扩散，从而在纳米线1035中形成从表面至中心逐渐减小的浓度梯度。通过扩散方式在纳米线1035中形成掺杂离子浓度梯度，方法比较简单且容易控制。
[0055]具体地，若所述无结晶体管为P型无结晶体管，则所述掺杂材料104为硼硅玻璃；若所述无结晶体管为N型无结晶体管，所述掺杂材料为磷硅玻璃，但是本发明对掺杂材料104不作限制。
[0056]可以通过化学气相沉积、物理气相沉积或原子层沉积的方法形成所述掺杂材料
104。
[0057]如图7所示，去除所述掺杂材料104，形成掺杂后纳米线1035。
[0058]具体地，可以采用对掺杂材料104选择性较好的湿法腐蚀溶液去除所述掺杂材料。所述去除工艺与现有技术相同，在此不再赘述。
[0059]结合参考图8至图10，在掺杂后纳米线1035上形成围栅结构105。所述掺杂后纳米线1035为无结晶体管的沟道区。所述掺杂后纳米线1035可以抑制短沟道效应，此外，所述掺杂后纳米线1035表面的掺杂离子浓度较高，可以增大无结晶体管的驱动电流。
[0060]为了保证无结晶体管有足够大的驱动电流，可选的，掺杂后纳米线1035表面的离子掺杂浓度大于或等于2 X 119原子每立方厘米。
[0061]形成围栅结构105的步骤包括:在掺杂后纳米线1035表面形成高K介质层1051。所述高K介质层1051包覆掺杂后纳米线1035的表面。本实施例中，所述高K介质层1051为氧化铪、氧化锆等材料，可以通过化学气相沉积或原子层沉积的方式形成所述高K介质层 1051。
[0062]需要说明的是，在形成高K介质层1051的过程中，还包括在所述源极区域1031和漏极区域1032朝向所述通道106的方向形成绝缘层，用于绝缘源极区域1031和后续形成的栅极，还用于绝缘漏极区域1032和后续形成的栅极。
[0063]在源极区域1031、漏极区域1032以及剩余介质层101围成的区域中填充金属材料，使所述金属材料与所述第一半导体层101表面齐平，以形成金属栅极1052。
[0064]具体地，所述金属材料可以是氮化钛等材料，可以通过物理气象沉积、原子层沉积或者气相外延生长的方式形成所述金属材料。
[0065]在填充金属材料之后，还包括对所述金属材料进行化学机械研磨工艺，使金属栅极1052与所述第一半导体层101表面齐平。
[0066]继续参考图8，对所述源极区域1031和漏极区域1032进行与纳米线沟道离子掺杂同类型的掺杂，以形成源极和漏极，进而形成无结(junct1nless)晶体管。
[0067]本实施例形成的无结晶体管为P型无结晶体管，源漏掺杂保证源极的势能高于漏极的势能。
[0068]若所述无结晶体管为N型无结晶体管，源漏掺杂源极的势能低于漏极的势能。
[0069]无结晶体管，可以更好地控制掺杂浓度，并且有利于减小无结晶体管的尺寸。
[0070]可选地，所述无结晶体管的制造方法还包括在源极和漏极上形成金属硅化物层，以及在所述金属硅化物层上形成连接插塞的步骤，与现有技术相同，在此不再赘述。
[0071]需要说明的是，在形成金属硅化物层的步骤之后，形成连接插塞的步骤之前，所述制造方还可以包括形成层间介质层的步骤，所述层间介质层可以填充位于无结晶体管之间的、形成于所述第一半导体层之间的沟槽(图未示)，以形成隔离结构。
[0072]还需要说明的是，在上述实施例中，是通过在纳米管上形成掺杂材料，通过掺杂材料中离子扩散的方式在纳米管中形成浓度梯度的，但是本发明对此不作限制，在其他实施例中，还可以通过诸如多次离子注入等的方式在所述纳米管中形成自外至内依次减小的掺杂尚子浓度梯度。
[0073]还需要说明的是，在上述实施例中，围栅结构包括高K介质层和金属栅极，但是本发明对围栅结构的材料不作限制，在其他实施例中，所述围栅结构还可以包括栅极介质层和多晶娃棚极。
[0074]相应地，本发明还提供一种无结晶体管，请继续参考图8至图10，分别示出了本发明无结晶体管一实施例的示意图、沿图8中AA’剖线的示意图、沿图8中BB’剖线的示意图。所述无结晶体管包括:
[0075]基底，本实施例中所述基底包括衬底100、位于所述衬底100上的介质层101、位于所述介质层101上的第一半导体层102。所述第一半导体层102和部分介质101层中形成有凹槽，位于所述凹槽两侧的所述第一半导体层102为源极和漏极。
[0076]具体地，所述衬底100的材料可以是硅、锗、硅锗或其他II1- V族材料。所述介质层101的材料为氧化娃。所述第一半导体层102的材料为表面为(100)晶面的娃。
[0077]本实施例为N型无结晶体管，源极的势能高于漏极的势能。
[0078]若所述无结晶体管为P型无结晶体管，则源极的势能低于漏极的势能。
[0079]无结晶体管便于更好地控制源漏的掺杂浓度，并且有利于减小无结晶体管的尺寸，从而提高半导体器件的集成度。
[0080]所述无结晶体管还包括位于所述源极和漏极之间与所述源极和漏极相接触的纳米线1035，所述纳米线1035用作晶体管的沟道。所述纳米线1035沟道中掺杂有与所述源极和漏极同类型的掺杂离子，并且离子掺杂浓度从纳米线1035表面到纳米线中心1035逐渐递减。
[0081]所述纳米线1035可以抑制短沟道效应，此外，所述纳米线1035表面的掺杂离子浓度较高，可以增大无结晶体管的驱动电流。
[0082]可选地，本实施例中所述纳米线1035的横截面为圆形或椭圆形(如图9所示)。
[0083]需要说明的是，为了保证无结晶体管有足够大的驱动电流，可选的，掺杂后纳米线1035表面的离子掺杂浓度大于或等于2 X 119原子每立方厘米。
[0084]所述无结晶体管还包括:填充于所述凹槽且覆盖所述纳米线1035的围栅结构
105。
[0085]本实施例中，所述围栅结构105包括形成于所述纳米线1035表面的高K介质层1051，以及位于所述凹槽中、覆盖所述高K介质层1051的金属栅极1052。
[0086]所述高K介质层1051的材料可以是氧化铪、氧化锆等，所述金属栅极1052的材料可以是氮化钛等。
[0087]如图10所示，所述无结晶体管还包括:位于金属栅极1052与源极之间的第一绝缘层1071、位于所述金属栅极1052与漏极之间的第二绝缘层1072。所述第一绝缘层1071和所述第二绝缘层1072的材料可以是氧化硅。也可以是与所述高K介质层1051的材料相同，可以与所述高K介质层1051采用相同的工艺同步形成。
[0088]需要说明的是，所述第一半导体层102中还形成有隔离结构(图未示)，所述隔离结构位于无结晶体管之间，用于实现无结晶体管之间的隔离。
[0089]本发明提供的所述无结晶体管可以通过本发明提供的无结晶体管的制造方法形成。也可以采用其他的制造方法形成，本发明对此不作限制。
[0090]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种无结晶体管的制造方法，其特征在于，包括: 提供基底，所述基底包括介质层、位于所述介质层上的第一半导体层； 图形化所述第一半导体层，形成源极区域、漏极区域以及位于所述源极区域和漏极区域之间的鳍； 去除位于所述鳍下方的部分介质层，使所述鳍悬空于剩余介质层上； 使所述鳍的表面平滑化，形成纳米线； 对所述纳米线进行沟道离子掺杂，使离子掺杂浓度从纳米线表面到纳米线中心逐渐递减； 在掺杂后的纳米线上形成围栅结构； 对所述源极区域、漏极区域进行与纳米线沟道离子掺杂同类型的源漏掺杂，以形成源极和漏极。
2.如权利要求1所述无结晶体管的制造方法，其特征在于，对所述纳米线进 行沟道离子掺杂的步骤包括: 在所述纳米线的表面覆盖掺杂材料； 所述掺杂材料中的离子在所述纳米线自表面向中心扩散，在纳米线中形成掺杂离子浓度梯度； 去除所述掺杂材料。
3.如权利要求2所述无结晶体管的制造方法，其特征在于，所述无结晶体管为P型无结晶体管，所述掺杂材料为硼娃玻璃。
4.如权利要求2所述无结晶体管的制造方法，其特征在于，所述无结晶体管为N型无结晶体管，所述掺杂材料为磷娃玻璃。
5.如权利要求3或4所述无结晶体管的制造方法，其特征在于，在所述纳米线的表面覆盖掺杂材料的步骤包括:通过化学气相沉积、物理气相沉积或原子层沉积的方法形成所述掺杂材料。
6.如权利要求3或4所述无结晶体管的制造方法，其特征在于，去除所述掺杂材料的步骤包括:通过湿法腐蚀去除所述掺杂材料。
7.如权利要求1所述无结晶体管的制造方法，其特征在于，所述鳍为长方体结构，使所述鳍的表面平滑化，形成纳米线的步骤包括: 在所述鳍的表面上形成第二半导体层，所述鳍和所述第二半导体层构成横截面为八边形的柱形结构； 对所述柱形结构进行氧化，对氧化后的部分进行化学清洗，以形成纳米线。
8.如权利要求7所述无结晶体管的制造方法，其特征在于，所述第一半导体层的材料是表面为(100)的娃,所述长方体结构的鳍具有(100)和(110)晶面的表面。
9.如权利要求8所述无结晶体管的制造方法，其特征在于，通过外延生长的方式在所述鳍的表面形成所述第二半导体层，所述第二半导体层的材料为硅、硅锗，所述八边形的柱形结构包括两个(100)晶面的表面、两个(110)晶面的表面和四个(111)晶面的表面。
10.如权利要求1所述无结晶体管的制造方法，其特征在于，形成围栅结构的步骤包括: 在掺杂后的纳米线表面形成高K介质层； 在源极区域、漏极区域以及剩余介质层围成的区域中填充金属材料，使所述金属材料与所述第一半导体层表面齐平，以形成金属栅极。
11.一种无结晶体管，其特征在于，包括: 基底，所述基底包括介质层、位于所述介质层上的第一半导体层； 所述第一半导体层和部分介质层中形成有凹槽，位于所述凹槽两侧的所述第一半导体层包括源极和漏极； 位于所述源极和漏极之间与所述源极和漏极相接触的纳米线，用做晶体管的沟道；所述沟道中掺杂有与所述源极和漏极同类型的掺杂离子，并且离子掺杂浓度从纳米线表面到纳米线中心逐渐递减； 填充于所述凹槽且覆盖所述纳米线的围栅结构。
12.如权利要求11所述无结晶体管，其特征在于，所述第一半导体层的材料是表面为(100)的硅。
13.如权利要求11所述无结晶体管，其特征在于，所述围栅结构包括形成于所述纳米线表面的高K介质层，以及位于所述凹槽中的金属栅极。
14.如权利要求13所述无结晶体管，其特征在于，所述无结晶体管还包括:位于金属栅极与源极之间的第一绝缘层、位于所述金属栅极与漏极之间的第二绝缘层。
15.如权利要求11所述无结晶体管，其特征在于，所述纳米线表面区域的离子掺杂浓度大于或等于2X 1019原子每立方厘米。
16.如权利要求11所述无结晶体管，其特征在于，所述无结晶体管为P型无结晶体管，源极的势能高于漏极的势能。
17.如权利要求11所述无结晶体管，其特征在于，所述无结晶体管为N型无结晶体管，源极的势能低于漏极的势能。
18.如权利要求11所述无结晶体管，其特征在于，所述纳米线的横截面为圆形或椭圆形。
19.如权利要求11所述无结晶体管，其特征在于，所述第一半导体层中还形成有隔离结构。
20.如权利要求11所述无结晶体管，其特征在于，所述无结晶体管通过如权利要求1?10任一权利要求所述无结晶体管的制造方法形成。
【文档编号】H01L29/10GK104299905SQ201310299418
【公开日】2015年1月21日 申请日期:2013年7月16日 优先权日:2013年7月16日
【发明者】肖德元 申请人:中芯国际集成电路制造(上海)有限公司