阻变式存储结构及其形成方法
【专利摘要】一种半导体结构包括存储区域。在存储区域上设置存储结构。存储结构包括第一电极、阻变层、保护材料和第二电极。第一电极具有位于所述存储区域上的顶面。阻变层具有至少第一部分和第二部分。第一部分设置在第一电极的顶面上方，第二部分从第一部分向上延伸。保护材料环绕阻变层的第二部分。保护材料被配置成保护阻变层中的至少一条导电路径。第二电极被设置在阻变层上方。本发明还提供了阻变式存储结构及其形成方法。
【专利说明】阻变式存储结构及其形成方法
[0001]优先权
[0002]本申请要求于2013年3月15日提交的标题为“RESISTANCE VARIABLE MEMORYSTRUCTURE AND METHOD OF FORMING THE SAME” 的美国临时申请第 61/799，092 号的权益，其全部内容结合于此作为参考。
【技术领域】
[0003]一般来说，本发明涉及半导体结构，更具体而言，涉及阻变式存储结果和形成该阻变式存储结构的方法。
【背景技术】
[0004]在集成电路(IC)器件中，电阻式随机存取存储器(RRAM)是用于新一代的非易失性存储器件的新兴技术。一般地，RRAM通常使用介电材料，该介电材料虽然在正常情况下是绝缘的，但是通过施加特定电压之后形成的细丝状路径或导电路径能够导电。一旦形成细丝，可以通过适当的施加电压对其进行“设置”(即重新形成，在整个RRAM上形成低电阻)或者“重置”(即断开，在整个RRAM上形成高电阻)。根据阻抗状态，低阻抗状态和高阻抗状态可以用于表示数字信号“I”或者“0”，从而提供可以存储比特位的非易失性存储单元。
[0005]从应用的观点来说，RRAM具有许多优点。RRAM具有简单的单元结构和CMOS逻辑可比较的工艺，与其他非易失性存储结构相比，这致使降低制造复杂性和成本。虽然具有上面所述的吸引人的性质，但是关于开发RRAM存在众多挑战。针对这些RRAM的配置和材料的各种技术已被用于尝试和进一步改进器件性能。
【发明内容】
[0006]为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体结构，包括:存储区域；以及存储结构，设置在所述存储区域上，所述存储结构包括:第一电极，在所述存储区域上具有顶面；阻变层，具有至少第一部分和第二部分，所述第一部分被设置在所述第一电极的顶面上方，并且所述第二部分从所述第一部分向上延伸；保护材料，环绕所述阻变层的第二部分，所述保护材料被配置成保护所述阻变层中的至少一条导电路径；和第二电极，设置在所述阻变层的上方。
[0007]在该半导体结构中，所述阻变层的第一部分被选择性地配置成在所述第一电极和所述第二电极之间形成所述至少一条导电路径。
[0008]在该半导体结构中，所述阻变层包括远离所述第二部分水平延伸的第三部分。
[0009]在该半导体结构中，所述保护材料包含氮化硅。
[0010]在该半导体结构中，所述保护材料环绕所述第一电极的边缘的至少一部分。
[0011]该半导体结构进一步包括环绕所述第一电极的蚀刻停止层。
[0012]在该半导体结构中，所述蚀刻停止层在组成上不同于所述保护材料。
[0013]在该半导体结构中，所述阻变层包含高k介电材料、二元金属氧化物或过渡金属氧化物。
[0014]在该半导体结构中，所述第二电极的一部分延伸超出所述第一电极的边缘。
[0015]该半导体结构进一步包括:周围区域；以及第一金属线层和相邻的第二金属线层，均设置在所述周围区域和所述存储区域上；其中，在所述存储区域中，所述存储结构介于所述第一金属线层和所述第二金属线层之间，而在所述周围区域中，无器件结构介于所述第一金属线层和所述第二金属线层之间。
[0016]该半导体结构进一步包括环绕所述保护材料的介电材料，所述介电材料在组成上不同于所述保护材料。
[0017]根据本发明的另一方面，提供了一种半导体结构，包括:存储区域；以及存储结构，设置在所述存储区域上，所述存储结构包括:第一电极，具有顶面和第一外侧壁表面；阻变层，具有至少第一部分和第二部分，所述第一部分设置在所述第一电极的顶面上方，所述第二部分从所述第一部分向上延伸并具有第二外侧壁表面，所述第二外侧壁表面与所述第一电极的第一外侧壁表面基本对准；和第二电极，设置在所述阻变层上方。
[0018]在该半导体结构中，所述阻变层的第一部分被选择性地配置成在所述第一电极和所述第二电极之间形成至少一条导电路径。
[0019]该半导体结构进一步包括:周围区域；以及第一金属线层和相邻的第二金属线层，均设置在所述周围区域和所述存储区域上；其中，在所述存储区域中，所述存储结构介于所述第一金属线层和所述第二金属线层之间，而在所述周围区域中，无器件结构介于所述第一金属线层和所述第二金属线层之间。
[0020]在该半导体结构中，所述阻变层包括远离所述第二部分水平延伸的第三部分。
[0021]在该半导体结构中，所述第二电极包括延伸至被所述阻变层的第二部分环绕的开口中的垂直部分以及延伸超出所述阻变层的第二部分的第二外侧壁表面的水平部分。
[0022]该半导体结构进一步包括环绕所述阻变层的保护材料，所述保护材料具有与所述第一电极的第一外侧壁表面基本对准的第三侧壁表面。
[0023]在该半导体结构中，所述保护材料被配置成保护所述阻变层中的至少一条导电细丝。
[0024]在该半导体结构中，所述保护材料包含氮化硅。
[0025]根据本发明的又一方面，提供了一种形成阻变式存储结构的方法，所述方法包括:在导电结构上方形成保护材料；在所述保护材料中蚀刻开口以露出所述导电结构的一部分，所述开口具有侧壁表面；在所述导电结构上方用第一电极材料部分地填充所述开口以形成第一电极，所述第一电极具有顶面和第一外表面，所述第一外表面与所述开口的侧壁表面基本对准；在开口中的所述第一电极上方沉积阻变层，所述阻变层具有位于所述第一电极的顶面上方的第一部分和从所述第一部分向上延伸并具有第二外表面的第二部分，所述第二外表面与所述开口的侧壁表面基本对准；在所述阻变层上方形成第二电极材料；以及对所述第二电极和所述阻变层进行图案化以在所述第一电极上方形成第二电极。
【专利附图】
【附图说明】
[0026]根据下面详细的描述和附图可以理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了清楚论述起见，各种部件的尺寸可以被任意增大或减小。
[0027]图1是根据本发明的至少一个实施例的形成具有阻变式存储结构的半导体结构的方法的流程图。
[0028]图2A至图2L是根据图1的方法的一个或多个实施例处于各个制造阶段的具有阻变式存储结构的半导体结构的截面图。
【具体实施方式】
[0029]在下面详细论述示例性实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例仅是示例性的，而不用于限制本发明的范围。
[0030]根据本发明的一个或多个实施例，在衬底的芯片区域内形成具有阻变式存储结构的半导体结构。通过芯片区域之间的划线在衬底上标记出多个半导体芯片区域。衬底将经历一些清洁、分层、图案化、蚀刻和掺杂步骤以形成半导体结构。在本文中术语“衬底”通常是指在其上形成各种层和器件结构的块状衬底。在一些实施例中，块状衬底包括硅或化合物半导体，诸如GaAs、InP、Si/Ge或SiC。层的实例包括介电层、掺杂层、多晶硅层或导电层。器件结构的实例包括晶体管、电阻器和/或电容器，这些器件结构可以通过互连层与其他集成电路互连。
[0031]图1是根据本发明的至少一个实施例的形成具有阻变式存储结构的半导体结构的方法100的流程图。图2A至图2L是根据图1的方法100的各个实施例处于各个制造阶段的具有阻变式存储结构的半导体结构(200A、200B和200C)的截面图。可以在图1的方法100之前、期间或之后提供附加工艺。已简化了各个附图以便更好地理解本发明的发明构思。
[0032]现参照图1，方法100的流程开始于操作101。形成嵌入介电层中的导电结构。在至少一个实施例中，介电层包括形成在衬底上方的多个介电层。至少一个导电结构形成在衬底上方并嵌入多个介电层中。方法100继续进行操作102，其中，在导电结构和介电层上方可选地形成蚀刻停止层。方法100继续进行操作103，其中，在蚀刻停止层上方形成保护材料。
[0033]参照图2A，该附图是执行操作101至操作103之后的具有阻变式存储结构的半导体结构200A的一部分的放大截面图。半导体结构200A包括衬底(未不出),诸如碳化娃(SiC)衬底、GaAs, InP, Si/Ge或硅衬底。在一些实施例中，衬底包括形成在衬底的顶面上方的多个层。层的实例包括介电层、掺杂层、多晶娃层或导电层。衬底进一步包括形成在多个层内的多个器件结构。器件结构的实例包括晶体管、电阻器和/或电容器。
[0034]在图2A至图2H所示的实例中，半导体结构200A在存储区域201和周围区域202中包括形成在衬底(未示出)的顶面上方的介电层203。介电层203包含氧化硅、氟化硅玻璃(FSG)、掺碳氧化硅、原硅酸四乙酯(TEOS)氧化物、磷硅酸盐玻璃(PSG)JI憐娃酸盐玻璃(BPSG)、黑金刚石 ? (Black Diamond ⑧.Applied Materials of Santa
Clara, California)、非晶氟化碳、低k介电材料或它们的组合。形成工艺可以包括化学汽相沉积(CVD)、原子层沉积(ALD)、高密度等离子体CVD (HDPCVD)或旋涂玻璃(S0G)。
[0035]在每个存储区域201和周围区域202中形成嵌入介电层203中的导电结构205。在某些实施例中，导电结构205包括导电互连件、掺杂区域或硅化物区域。在一些实施例中，导电结构205包括Al、Cu、T1、Ta、W、Mo、TaN、NiS1、CoS1、TiN、WN、硅或它们的组合。在图2A所示的实例中，可以通过在介电层203中进行光刻图案化和蚀刻来形成半导体结构200A。在介电层203上方实施金属层沉积和平坦化工艺以形成导电结构205。导电结构205的顶面与介电层203的顶面基本共面。
[0036]在存储区域201和周围区域202中在导电结构205和介电层203的上方可选地形成蚀刻停止层207。蚀刻停止层207在图2G所示的第二电极的形成阶段期间停止蚀刻工艺防止进一步向下蚀刻到介电材料层203和导电结构205中。形成在导电结构205的顶面上方的蚀刻停止层207防止导电结构205被氧化。而且，形成在导电结构205的顶面上方的蚀刻停止层207在图2G所示的第二电极的形成阶段期间防止导电结构205中的物质向外扩散而污染其他层。在某些实施例中，蚀刻停止层207包括介电材料，诸如碳化硅或氮氧化硅。形成工艺可以包括化学汽相沉积(CVD)、原子层沉积(ALD)或等离子体增强CVD(PECVD)0
[0037]在导电结构205和介电层203上方以及在蚀刻停止层207 (如果存在蚀刻停止层207)的上方形成保护材料209。保护材料209包括基本上不含氧的介电材料。在某些实施例中，保护材料209包括氮化硅。保护材料209可以保护随后形成的第一电极和第二电极之间的导电路径并增强阻变式存储结构的电气特征稳定性。下文中将对其进行进一步说明。
[0038]返回参照图1，方法100继续进行操作104。在操作104中，在保护材料和蚀刻停止层中形成开口以露出导电结构的一部分。开口具有侧壁表面。
[0039]参照图2B，图2B是执行操作104之后的半导体结构200A的一部分的截面图。在存储区域201中，在保护材料209 (还有蚀刻停止层207)中蚀刻出开口 211以露出导电结构205的一部分。开口 211具有内侧壁表面211A。通过合适的工艺(包括光刻图案化和蚀刻工艺)来形成开口 211。
[0040]返回参照图1,方法100继续进行操作105。在操作105中，在导电材料上方用第一电极材料部分地填充开口以形成第一电极。在至少一个实施例中，用第一电极材料填充开口至低于介电层的顶面。第一电极具有顶面和与开口的侧壁表面基本对准的第一外表面。
[0041]图2C和图2D是执行操作105之后的半导体结构200A的截面图。在图2C中，在存储区域201中在开口 211中过填充第一电极材料213。在存储区域201和周围区域202中在保护材料209的顶面209A上方也形成第一电极材料213。可能的形成方法包括化学镀、溅射、电镀、PVD或ALD。第一电极材料213包括具有适当功函数的导电材料，使得在后续形成的第一电极和阻变式层之间构建高功函数壁。第一电极材料213可以包含Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN、Cu或它们的组合。在一些实施例中，通过诸如CMP的合适的平坦化工艺去除开口 211外面的多余的第一电极材料213使得第一电极材料213在保护材料209的顶面209A之上的厚度减少为；jlO \ 1:500 A。
[0042]在图2D中，在存储区域201中对第一电极材料213进行回蚀以形成填充在开口211的底部的第一电极213E。全部去除周围区域202中的第一电极材料213。第一电极213E通过导电结构205电连接至下面的晶体管。通过保护材料209和蚀刻停止层207环绕第一电极213E。第一电极213E具有顶面213A和第一外表面213B。在某些实施例中，对第一电极材料213实施平坦化工艺以形成基本平坦的顶面，并且回蚀工艺降低开口 211中的第一电极材料213的厚度以得到第一电极213E的基本平坦的顶面213A。由于填充在开口 211中的第一电极材料213,第一电极213E的第一外表面213B与开口 211的内侧壁表面211A
基本对准。
[0043]返回参照图1，方法100继续进行操作106。在操作106中，在开口中的第一电极上方沉积阻变层。阻变层具有第一部分和第二部分。第一部分位于第一电极的顶面上方。第二部分从第一部分向上延伸并具有与开口的侧壁表面基本对准的第二外表面。
[0044]图2E是在执行操作106之后的半导体结构200A的截面图。在一些实施例中，在保护材料209的顶面209A上方、沿着开口 211的内侧壁表面211A以及在第一电极213的顶面213A上方共形沉积阻变层215。在形成阻变层215之后，部分填充有阻变层215的开口 211成为剩余的开口 216。阻变层215具有通过施加电压能够在高阻抗状态和低阻抗状态(或导电)之间进行切换的电阻率。在各个实施例中，阻变层215包括包含高k介电材料、二元金属氧化物和过渡金属氧化物的介电材料中的至少一种。在一些实施例中，阻变层215包括氧化镍、氧化钛、氧化铪、氧化错、氧化锌、氧化鹤、氧化招、氧化钽、氧化钥或氧化铜。可能的形成工艺包括脉冲激光沉积(PLD)或ALD，诸如使用含有锆和氧的前体的ALD。在一个实例中，阻变层215的厚度介于约10 \至约500 A的范围内。
[0045]返回参照图1，方法100继续进行操作107。在操作107中，在阻变层上方形成第二电极材料。
[0046]图2F是执行操作107之后的半导体结构200A的截面图。第二电极材料217沉积在阻变层215上方并过填充开口 216。第二电极材料217可以包括合适的导电材料从而将后续形成的阻变式存储结构电连接至用于电布线的互连结构的其他部分。第二电极材料217可以包含Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN、Cu或它们的组合。在至少一个实例中，第二电极材料217在阻变层215的顶面215A之上的厚度介于约30λ至约3000A之间。在一些实施例中，第一电极材料213和第二电极材料217具有相同的组成。在一些实施例中，第一电极材料213和第二电极材料217具有不同的组成。第二电极材料217的可能的形成方法包括化学镀、溅射、电镀、PVD或ALD。
[0047]返回参照图1，方法100继续进行操作108。在操作108中，对第二电极材料和阻变层进行图案化以在第一电极上方形成第二电极。
[0048]图2G是执行操作108之后的半导体结构200A的截面图。通过合适的图案化工艺(包括光刻图案化和蚀刻工艺)在存储区域201中形成阻变式存储结构230。蚀刻停止层207在第二电极(217V和217H)的形成阶段期间可以使蚀刻工艺停止进一步向下蚀刻到介电层203和导电结构205。在周围区域202中，去除位于蚀刻停止层207上方的所有层。
[0049]阻变式存储结构230包括第一电极213E、阻变层215A至215C、保护材料209和第二电极(217V和217H)。通过蚀刻停止层207和保护材料209环绕第一电极213E。阻变层215A至215C具有第一部分215A、第二部分215B和第三部分215C。第一部分215A设置在第一电极213E的顶面213A的上方。第二部分215B从第一部分215A向上延伸。第三部分215C远离第二部分215B水平延伸超出第一电极213E的边缘并位于保护材料209的顶面209A的上方。第二电极(217V和217H)包含垂直部分217V和水平部分217H。垂直部分217V延伸至由阻变层的第二部分215B环绕的开口中。水平部分217H延伸超出阻变层的第二部分215B的第二外侧壁表面211B。保护材料209具有内侧壁表面211A和外侧壁表面209B。保护材料209的内侧壁表面21IA与第一电极213E的第一外侧壁表面213B和阻变层的第二部分215B的第二外侧壁表面211B基本对准。保护材料209的外侧壁表面209B与阻变层的第三部分215C的边缘基本对准并且与第二电极的水平部分217H的边缘基本对准。
[0050]返回参照图1，方法100可选地继续进行操作109，其中，形成与第二电极接触的导电塞。
[0051]图2H是执行操作109之后的半导体结构200A的截面图。在图2G所示的存储区域201和周围区域202的上方以覆盖的方式形成层间介电(ILD)层219。对半导体结构200A进一步实施化学机械抛光(CMP)工艺以平坦化ILD层219。ILD层219可以包括多个介电层。ILD层219可以包含氧化硅、氟化硅玻璃(FSG)、掺碳氧化硅、原硅酸四乙酯(TEOS)氧化物、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、黑金刚石R (Black Diamond? AppliedMaterials of Santa Clara, California)、非晶氟化碳、旋涂玻璃(SOG)、低k介电材料或它们的组合。
[0052]在某些实施例中，在ILD层219中实施双镶嵌工艺以在存储区域201和周围区域202中形成导线223A、223B和接触塞221A、221B。存储区域201和周围区域202中的导线223A、223B位于下面的第一金属线层上方的同一第二金属线层中。在存储区域201中，阻变式存储结构230介于第一金属线层和第二金属线层之间。接触塞221A与第二电极的水平部分217H接触并连接至第二金属线层中的导线223A。在周围区域202中，无器件结构介于第一金属线层和第二金属线层之间。器件结构包括二极管、晶体管、PN结、电阻器、电容器或电感器。接触塞221B连接第二金属线层中的导线223B和导电结构205。在一些实施例中，导电结构205是第一金属线层中的导线。在某些实施例中，导电结构205是位于第一金属线层中的导线上方的接触塞。导线223A、223B和接触塞221A、221B的导电材料包括铜、铜合金、招或鹤。
[0053]有利地，可以至少部分地使用同时在半导体结构200A的周围区域202 (或者逻辑区域)中形成期望结构的相同工艺步骤中的一些步骤来形成阻变式存储结构230。根据一些实施例降低了制造复杂性和成本。
[0054]图2H还示出了在用于数据存储的各个操作中的阻变式存储结构230。在“形成”操作中，分别对第一电极213E和第二电极217H施加“形成”电压。“形成”电压是足够高的以便在阻变层的第一部分215A中生成导电部分。在一个实例中，导电部分包括一个或多个导电细丝250以提供导电路径，使得阻变层的第一部分215A显示为“导通”状态或低阻抗状态。导电路径可以与阻变层的第一部分215A中的缺陷(例如氧)空位的排列(lineup)有关。在一些实施例中，仅施加“形成”电压一次。一旦形成导电路径，导电路径就保持存在于阻变层215中。其他操作(重置操作和设置操作)可以使用更小的电压或不同的电压断开或重新连接导电路径。
[0055]有利地，保护材料209包括基本不含氧的介电材料。保护材料209环绕阻变层的第一部分215A和第二部分215B以及第一电极213E的顶部。保护材料209可以防止第一部分215A中的导电路径250的缺陷(例如氧)空位的排列被来自相邻层的氧原子扰乱。增强了阻变式存储结构200A的电特征的稳定性和可靠性。
[0056]图21至图2J是处于图1的方法100的各个制造阶段的具有阻变式存储结构的半导体结构200B的某些实施例。图21至图2J中的一些结构可以基本类似于图2A至图2F中所公开的实施例，并且共同结构的描述这里不再重复，但其也完全适用于以下实施例。
[0057]参照图21，该附图是在图2F中的工艺操作之后继续的半导体结构200B的截面图。半导体结构200B在图21之前的材料和制造方法的详细内容可以在与图2A至图2F中的半导体结构200A相关的文本中找到并这里不再重复。
[0058]在图21中，实施诸如CMP的平坦化工艺以去除图2F中的开口 211外部的多余的第二电极材料217和阻变层215。在开口 211内通过平坦化工艺对第二电极材料217和阻变层215进行图案化以在第一电极213E上方形成第二电极217E。因而，形成阻变式存储结构 230。
[0059]阻变式存储结构230包括第一电极213E、阻变层215A和215B、保护材料209和第二电极217E。由蚀刻停止层207和保护材料209环绕第一电极213E。阻变层215A和215B具有第一部分215A和第二部分215B。第一部分215A设置在第一电极213E的顶面213A的上方。第二部分215B从第一部分215A向上延伸。由阻变层的第二部分215B环绕第二电极217E。保护材料209的内侧壁表面21IA紧邻第一电极213E的第一外侧壁表面213B和阻变层的第二部分215B的第二外侧壁表面211B。第二电极217E、阻变层的第二部分215B和保护材料209具有同一基本平坦的顶面209A。保护材料209环绕阻变层的第一部分215A和第二部分215B以及第一电极213E的顶部。保护材料209可以防止第一部分215A中的导电路径250的缺陷(例如氧)空位的排列被来自相邻层的氧原子扰乱。
[0060]图2J是在保护材料209的顶面209A上方形成ILD层219以及在存储区域201和周围区域202中形成导线223A、223B和接触塞221A、221B之后的半导体结构200B的截面图。图2J中的半导体结构200B的材料和制造方法的详细内容可以在与图2H中的半导体结构200A相关的文本中找到并这里不再重复。
[0061]存储区域201和周围区域202中的导线223A、223B位于下面的第一金属线层上方的同一第二金属线层中。在存储区域201中，阻变式存储结构230介于第一金属线层和第二金属线层之间。接触塞221A与第二电极217E接触并连接至第二金属线层中的导线223A。在周围区域202中，无器件结构介于第一金属线层和第二金属线层之间。器件结构包括二极管、晶体管、PN结、电阻器、电容器或电感器。接触塞221B连接第二金属线层中的导线223B和导电结构205。在一些实施例中，导电结构205是第一金属线层中的导线。在某些实施例中，导电结构205是位于第一金属线层中的导线上方的接触塞。
[0062]图2K至图2L是处于图1的方法100的各个制造阶段的具有阻变式存储结构的半导体结构200C的一些实施例。参照图2K，该附图是在图21中的工艺操作之后的半导体结构200C的截面图。半导体结构200C在图2K之前的材料和制造方法的详细内容可以在图2A至图2F和图21中的半导体结构200A和200B相关的文本中找到。这里不再重复描述。
[0063]在图2K中，通过对图21所示的半导体结构200B实施合适的图案化工艺在存储区域201中形成阻变式存储结构230。合适的图案化工艺包括光刻图案化和蚀刻工艺。蚀刻停止层207可以使蚀刻工艺停止进一步向下蚀刻到介电层203和导电结构205。在周围区域202中，去除位于蚀刻停止层207上方的所有层。
[0064]阻变式存储结构230包括第一电极213E、阻变层215A和215B、保护材料209和第二电极217E。由蚀刻停止层207和保护材料209环绕第一电极213E。阻变层215A和215B具有第一部分215A和第二部分215B。第一部分215A设置在第一电极213E的顶面213A上方。第二部分215B从第一部分215A向上延伸。由阻变层的第二部分215B环绕第二电极217E。保护材料209具有内侧壁表面211A和外侧壁表面209B。内侧壁表面211A紧邻第一电极213E的第一外侧壁表面213B和阻变层的第二部分215B的第二外侧壁表面211B。外侧壁表面209B基本平行于内侧壁表面211A。第二电极217E、阻变层的第二部分215B和保护材料209具有同一基本平坦的顶面209A。保护材料209环绕阻变层的第一部分215A和第二部分215B以及第一电极213E的顶部。保护材料209可以防止第一部分215A中的导电路径250的缺陷(例如氧)空位的排列被来自相邻层的氧原子扰乱。
[0065]图2L是在保护材料209的顶面209A上方形成ILD层219以及在存储区域201和周围区域202中形成导线223A、223B和接触塞221A、221B之后的半导体结构200C的截面图。图2K中的半导体结构200C的材料和制造方法的详细内容可以在与图2H的半导体结构200A相关的文本中找到并这里不再重复。
[0066]存储区域201和周围区域202中的导线223A、223B位于下面的第一金属线层上方的同一第二金属线层中。在存储区域201中，阻变式存储结构230介于第一金属线层和第二金属线层之间。接触塞221A与第二电极217E接触并连接至第二金属线层中的导线223A。在周围区域202中，无器件结构介于第一金属线层和第二金属线层之间。接触塞221B连接第二金属线层中的导线223B和导电结构205。
[0067]本发明的一个方面描述了一种半导体结构，该半导体结构包括存储区域。在存储区域上设置存储结构。存储结构包括第一电极、阻变层、保护材料和第二电极。第一电极具有位于存储区域上的顶面。阻变层具有至少第一部分和第二部分。第一部分设置在第一电极的顶面上方，而第二部分从第一部分向上延伸。保护材料环绕阻变层的第二部分。保护材料被配置成保护阻变层中的至少一条导电路径。第二电极设置在阻变层上方。
[0068]本发明的另一方面描述了一种半导体结构，该半导体结构包括存储区域。在存储区域上设置存储结构。存储结构包括第一电极、阻变层和第二电极。第一电极具有顶面和第一外侧壁表面。阻变层具有至少第一部分和第二部分。第一部分被设置在第一电极的顶面上方。第二部分从第一部分向上延伸并具有第二外侧壁表面，第二外侧壁表面与第一电极的第一外侧壁表面基本对准。第二电极设置在阻变层上方。
[0069]本发明还描述了形成阻变式存储结构的方法的方面。该方法包括在导电结构上方形成保护材料。在保护材料中蚀刻出开口以露出导电结构的一部分。开口具有侧壁表面。在导电结构上方用第一电极材料部分地填充开口以形成第一电极。第一电极具有顶面和与开口的侧壁表面基本对准的第一外表面。在第一电极上方的开口中沉积阻变层。阻变层具有第一部分和第二部分。第一部分位于第一电极的顶面上方。第二部分从第一部分向上延伸并具有与开口的侧壁表面基本对准的第二外表面。在阻变层上方形成第二电极材料。对第二电极材料和阻变层进行图案化以在第一电极上方形成第二电极。
[0070]尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的发明精神和范围的情况下，进行各种改变、替换和更改。作为本领域普通技术人员根据本发明将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本相同的功能或者获得基本相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。
【权利要求】
1.一种半导体结构,包括: 存储区域；以及 存储结构，设置在所述存储区域上，所述存储结构包括: 第一电极，在所述存储区域上具有顶面； 阻变层，具有至少第一部分和第二部分，所述第一部分被设置在所述第一电极的顶面上方，并且所述第二部分从所述第一部分向上延伸； 保护材料，环绕所述阻变层的第二部分，所述保护材料被配置成保护所述阻变层中的至少一条导电路径；和 第二电极，设置在所述阻变层的上方。
2.根据权利要求1所述的半导体结构，其中，所述阻变层的第一部分被选择性地配置成在所述第一电极和所述第二电极之间形成所述至少一条导电路径。
3.根据权利要求1所述的半导体结构，其中，所述阻变层包括远离所述第二部分水平延伸的第三部分。
4.根据权利要求1所述的半导体结构，其中，所述保护材料包含氮化硅。
5.根据权利要求1所述的半导体结构，其中，所述保护材料环绕所述第一电极的边缘的至少一部分。
6.根据权利要求1所述的半导体结构，进一步包括环绕所述第一电极的蚀刻停止层。
7.根据权利要求6所述的半导体结构，其中，所述蚀刻停止层在组成上不同于所述保护材料。
8.根据权利要求1所述的半导体结构，其中，所述阻变层包含高k介电材料、二元金属氧化物或过渡金属氧化物。
9.一种半导体结构,包括: 存储区域；以及 存储结构，设置在所述存储区域上，所述存储结构包括: 第一电极，具有顶面和第一外侧壁表面； 阻变层，具有至少第一部分和第二部分，所述第一部分设置在所述第一电极的顶面上方，所述第二部分从所述第一部分向上延伸并具有第二外侧壁表面，所述第二外侧壁表面与所述第一电极的第一外侧壁表面基本对准；和第二电极，设置在所述阻变层上方。
10.一种形成阻变式存储结构的方法，所述方法包括: 在导电结构上方形成保护材料； 在所述保护材料中蚀刻开口以露出所述导电结构的一部分，所述开口具有侧壁表面；在所述导电结构上方用第一电极材料部分地填充所述开口以形成第一电极，所述第一电极具有顶面和第一外表面，所述第一外表面与所述开口的侧壁表面基本对准； 在开口中的所述第一电极上方沉积阻变层，所述阻变层具有位于所述第一电极的顶面上方的第一部分和从所述第一部分向上延伸并具有第二外表面的第二部分，所述第二外表面与所述开口的侧壁表面基本对准； 在所述阻变层上方形成第二电极材料；以及 对所述第二电极和所述阻变层进行图案化以在所述第一电极上方形成第二电极。
【文档编号】H01L45/00GK104051617SQ201310337331
【公开日】2014年9月17日 申请日期:2013年8月5日 优先权日:2013年3月15日
【发明者】涂国基, 张至扬, 陈侠威, 廖钰文, 杨晋杰, 朱文定 申请人:台湾积体电路制造股份有限公司