一种反熔丝结构的制作方法
【专利摘要】本发明涉及一种反熔丝结构，包括：NMOS晶体管，所述NMOS晶体管中边缘处的沟道长度大于中心处的沟道长度；编程晶体管，所述NMOS晶体管中的源区与所述编程晶体管相连，所述NMOS晶体管中的漏区与编程电源相连。本发明所述反熔丝结构包括一MOS晶体管，所述MOS晶体管中边缘部分的沟道长度大于中心部分的沟道的长度，相应的，所述栅极结构中两端的关键尺寸大于中间部位的关键尺寸，所述反熔丝结构编程时在所述漏区和编程晶体管上施加编程电压后，引发源区和漏区的击穿，形成通路，起到反熔丝的作用。
【专利说明】一种反熔丝结构
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种反熔丝结构。
【背景技术】
[0002]随着半导体技术的不断发展，反熔丝(Ant1-fuse)技术已经吸引了很多
【发明者】、集成电路(integrated circuits, IC)设计者和制造商的显著关注。反熔丝是可改变到导电状态的结构，或者换句话说，反熔丝是从不导电状态改变为导电状态的电子器件。等同地，二元状态可以是响应于电应力(如编程电压或编程电流)的高电阻和低电阻中的任一种。反熔丝器件可以被布置在存储阵列中，由此形成普遍公知的一次性可编程(OTP)存储器。
[0003]反熔丝(Ant1-fuse)的可编程芯片技术提供了稳定的以及晶体管之间的导电路径，相对于常规的保险丝(blowing fuses)的熔链接方法来说，反熔丝技术是一类新型的电学器件，反熔丝最开始具有很高电阻，处于断开状态，但是当在所述反熔丝结构上施加电压，当电压超过一定程度所述反熔丝结构形成永久的通路。
[0004]反熔丝结构广泛的应用于永久性编程(permanently program)的集成电路(integrated circuits, IC)中，例如某种编程漏极器件(Certain programmable logicdevices)、专门目的而设计的集成电路(Applicat1n Specific Integrated Circuit,ASIC)，利用反熔丝结构来配置的逻辑电路和从一个标准的IC设计创建一个定制的设计，反熔丝结构可以用于编程只读存储器(programmable read-only memory, PR0M)中。
[0005]现有技术中反熔丝(Ant1-fuse)的结构如图1a和Ib所示，其中，在所述衬底101上形成金属层102-介电层103-金属层104的夹心结构，其中所述介电层为非结晶硅(amorphous silicon),利用所述反熔丝进行栅极数组的程序化,其中如图1a所示，当在所述反熔丝结构上不施加电压时，所述中间介质层处于“关”的状态，此时所述介电层不导电，当在所述熔丝结构上施加电压时，所述介电层非结晶娃(amorphous silicon)变为多晶娃(polysilicon)，处于导电状态，所述反熔丝处于“开”的状态，如图1b所示，以此进行反熔丝的程序化。另外一种反熔丝结构，中间层选用金属合金，例如钨合金、钛合金以及含硅的
I=1-Wl O
[0006]反熔丝结构在集成电路中得到广泛应用，但是反熔丝结构的长期稳定性成为反熔丝结构的一个重要问题，因为随着时间的延长，所述反熔丝结构有性能退化的趋势。
[0007]因此，虽然反熔丝技术在半导体技术中得到广泛的发展和应用，但是随着半导体技术的不断发展以及器件尺寸的不断缩小，如何保证在长时间内所述反熔丝结构具有良好的稳定性成为需要解决的问题，现有技术中的各种反熔丝结构都存在所述问题，目前没有得到很好的解决，需要对反熔丝的结构作进一步的改进，以便消除上述问题。
【发明内容】
[0008]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0009]本发明为了克服目前存在问题，提供了一种反熔丝结构，包括:
[0010]NMOS晶体管，所述NMOS晶体管中边缘处的沟道长度大于中心处的沟道长度；
[0011]编程晶体管，所述NMOS晶体管中的源区与所述编程晶体管相连，所述NMOS晶体管中的漏区与编程电源相连。
[0012]作为优选，所述NMOS晶体管的栅极和体区浮置。
[0013]作为优选，所述NMOS晶体管的栅极和源区连接到所述编程晶体管，所述NMOS晶体管的体区浮置。
[0014]作为优选，所述NMOS晶体管的栅极、源区和体区连接到所述编程晶体管。
[0015]作为优选,所述NMOS晶体管包括:
[0016]半导体衬底；
[0017]栅极结构，位于所述半导体衬底上，所述栅极结构两端下方的沟道的长度大于中间的沟道的长度；
[0018]源区和漏区位于所述栅极结构的两侧，所述源区与编程晶体管相连，所述漏区与编程电源相连。
[0019]作为优选，所述栅极结构的两端的关键尺寸大于中间的关键尺寸。
[0020]作为优选，所述反熔丝结构还包括仅位于所述漏区内侧的LDD掺杂区。
[0021]作为优选，所述反熔丝结构还包括位于所述源区内侧的LDD掺杂区以及位于所述漏区内侧的LDD掺杂区。
[0022]作为优选，所述半导体衬底为P型半导体衬底。
[0023]作为优选，所述P型半导体衬底中形成有P阱，所述反熔丝结构设置于所述P阱上。
[0024]作为优选，所述源区和所述漏区均为N型掺杂。
[0025]作为优选，所述反熔丝结构还包括P型掺杂区，所述P型掺杂区位于所述P阱中。
[0026]作为优选，所述P型掺杂区与所述编程晶体管相连。
[0027]本发明所述反熔丝结构包括一 MOS晶体管，所述MOS晶体管中边缘部分的沟道长度大于中心部分的沟道的长度，相应的，所述栅极结构中两端的关键尺寸大于中间部位的关键尺寸，所述反熔丝结构编程时在所述漏区和编程晶体管上施加编程电压后，引发源区和漏区的击穿，形成通路，起到反熔丝的作用。
[0028]所述反熔丝结构中所述NMOS晶体管边缘关键尺寸较大的沟道能够保证所述边缘沟道和中间部位的沟道能够同时被击穿，实现同时的编程，有助于所述反熔丝结构得到一致的(uniform)熔断状态，实现了现有技术中在PPM级别上不能够实现的熔断速率。通过所述设置所述反熔丝结构能够解决现有技术中由于非结晶娃(amorphous silicon)和金属合金引起的反熔丝结构很难保持长期稳定的问题，改进后的反熔丝结构能够保持长时间的稳定性，具有良好的性能和良率。
【专利附图】
【附图说明】
[0029]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0030]图1a-1b为现有技术中反熔丝结构处于关和开状态时的结构示意图；
[0031]图2a_2c为本发明一【具体实施方式】中反熔丝结构的结构示意图及电路图；
[0032]图3为本发明一【具体实施方式】中所述NMOS晶体管的结构示意图；
[0033]图4为本发明一【具体实施方式】中沟道宽度对反熔丝结构稳定性影响的示意图。
【具体实施方式】
[0034]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0035]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述反熔丝结构。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0036]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0037]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0038]本发明为了解决现有技术中存在的各种问题，提供了一种反熔丝结构，包括:
[0039]半导体衬底；
[0040]栅极结构，位于所述半导体衬底上，所述栅极结构两端的沟道的长度大于中间沟道的长度；
[0041]源区和漏区位于所述栅极结构的两侧，所述源区与编程晶体管相连，所述漏区与编程电源相连。
[0042]本发明所述反熔丝结构包括一 MOS晶体管,优选为NMOS晶体管,所述NMOS中沟道的设置于常规NMOS晶体管不同，所述NMOS晶体管中边缘部分的沟道长度大于中心部分的沟道的长度，相应的，所述栅极结构中两端的关键尺寸大于中间部位的关键尺寸。
[0043]其中，所述源区与所述编程晶体管的漏极相连，所述编程晶体管的源极接地，所述编程晶体管的栅极连接编程电源。
[0044]所述反熔丝结构编程时在所述漏区和编程晶体管上施加编程电压后，引发源区和漏区的击穿，形成通路，此时，所述栅极结构成为浮栅，所述NMOS晶体管被击穿后一直处于通路ON的状态，起到反熔丝的作用。
[0045]所述反熔丝结构中所述NMOS晶体管边缘关键尺寸较大的沟道能够保证所述边缘沟道和中间部位的沟道能够同时被击穿，实现同时的编程，有助于所述反熔丝结构得到一致的(uniform)熔断状态，实现了现有技术中在PPM级别上不能够实现的熔断速率。通过所述设置所述反熔丝结构能够解决现有技术中由于非结晶娃(amorphous silicon)和金属合金引起的反熔丝结构很难保持长期稳定的问题，改进后的反熔丝结构能够保持长时间的稳定性，具有良好的性能和良率。
[0046]其中，所述MOS晶体管可以是对称的，例如所述源区和漏区的内侧同时形成有LDD掺杂区或者所述源区和漏区的内侧都不形成LDD掺杂区；此外，所述MOS晶体管还可以是不对称的，例如仅仅在所述源区掺杂区的内侧形成LDD掺杂区，在所述漏区中不形成LDD掺杂区。
[0047]下面结合附图对本发明所述反熔丝结构作进一步详细的说明。
[0048]实施例1
[0049]首先参照图2a，图2a为本发明一具体地实施方式的所述反熔丝结构，其中左面的试图为所述反熔丝结构的示意图，右面的试图为所述反熔丝结构的电路图。
[0050]如图2a所示,所述反熔丝结构包括一 NMOS晶体管,所述NMOS晶体管包括半导体衬底201，栅极结构205，位于所述半导体衬底上，源区204和漏区203位于所述栅极结构的两侧，所述源区与编程晶体管相连，所述漏区与编程电源Vd相连。进一步，所述源区204与所述编程晶体管的漏极相连，所述编程晶体管的源极接地，所述编程晶体管的栅极连接编程电源VcL
[0051]其中，所述半导体衬底201可以选自硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SS0I)、绝缘体上层叠锗化硅(S-SiGe0I)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底201上为P型衬底。
[0052]作为优选，在所述半导体衬底201中形成P阱202，所述栅极结构205、源区204和漏区203均设置于所述P阱202之上，所述P阱202的形成方法为在所述半导体衬底201中掺杂有P型掺质，例如硼，例如可以通过离子注入工艺将硼注入与所述半导体衬底201中，然后利用热处理工艺驱入掺质，以形成P型掺质。
[0053]所述栅极结构205位于所述P阱202之上，所述栅极结构205可以为常规的多晶硅栅极还可以为金属栅极结构，所述栅极结构205中包含位于所述半导体衬底201上的栅极介电层，还可以包含偏移侧墙以及间隙壁等其他常规的设置，在此不再赘述，本领域技术人员可以根据实际需要进行设计，并不局限于某一结构。
[0054]所述栅极结构205跟常规栅极结构不同之处在所述栅极结构形状的设置，该实施例中所述栅极结构205的俯视图如图3所示，所述栅极结构205整体呈“哑铃状”，所述栅极结构205呈的两端粗中间细的形状，所述栅极结构205的两端边缘的关键尺寸为Lw，所述栅极结构205中间部分的关键尺寸为Ln，所述栅极结构205的两端边缘部分和所述源区204的重叠部分的关键尺寸为We，其中Lw大于Ln。
[0055]通过所述栅极形状的设置，相应的在所述NMOS晶体管中可以得到边缘处沟道的长度较大，而中间部分沟道的长度较小，所述反熔丝结构中所述NMOS晶体管边缘关键尺寸较大的沟道能够保证所述边缘沟道和中间部位的沟道能够同时被击穿，实现同时的编程，有助于所述反熔丝结构得到一致的(uniform)熔断状态，实现了现有技术中在PPM级别上不能够实现的熔断速率，能够保持长时间的稳定性，具有良好的性能和良率。此外，还可以通过进一步优选所述Lw、Ln以及We的长度，以得到最佳的编程效果和稳定性。
[0056]如图4为该实施例中沟道宽度对反熔丝结构稳定性影响的示意图，通过该图可以看出随着沟道宽度的减小所述反熔丝结构的性能退化不断增加，而在边缘位置处设置较宽的沟道宽度是因为由于在边缘位置处和浅沟道隔离交界处形成界面缺陷(interfacetraps)，导致电场的移调(modulat1n)，因此将边缘处沟道长度加宽后能够确保其和中心处沟道具有一致的击穿性能。
[0057]在所述栅极结构的两侧还形成有源区204和漏区203，作为优选，所述源区204和漏区203在形成栅极偏移侧壁和间隙壁之后通过离子注入的方式形成，所述N型掺杂剂包括P、As、Sb，所述注入的离子能量为Ikev-lOkev，注入的离子剂量为5 X 1014_5 X 116原子/cm2。在本发明中优选为400°C以下，而且通过所述方法可以较为独立的控制杂质分布(离子能量)以及杂质浓度(离子流密度和注入时间)，该方法更容易获得高浓度的掺杂，并且为各向异性掺杂，能独立的控制深度和浓度。
[0058]该实施例中所述反熔丝结构的晶体管为NMOS晶体管，但是需要说明的是为了更好地说明该晶体管的结构将晶体管限定为NM0S，但是所述晶体管还可以为PMOS晶体管或其他晶体管，并不局限于某一种，只要能够具有上述结构，实现晶体管的作用即可。
[0059]作为进一步的优选，所述反熔丝结构还可以进一步包含LDD掺杂区206，所述LDD掺杂区206可以仅仅在源区204的内侧形成，此时所述NMOS晶体管为非对称晶体管，所述LDD掺杂区206还可以同时设置于所述源区204以及漏区203的内侧，此时，所述NMOS晶体管为对称晶体管。
[0060]为了简化所述反熔丝的制备工艺，还可以不形成所述LDD掺杂区206，相对于形成LDD掺杂区206，当在所述源区204以及漏区203的内侧不形成LDD掺杂区206时，其在漏区具有更高的电场，同时源区-漏区的击穿电压也更低。
[0061]所述LDD掺杂区206为N型轻掺杂，所述LDD掺杂区206可以通过离子注入工艺或扩散工艺形成。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合。
[0062]该实施例中的反熔丝结构的编程原理为:所述漏区204与编程电源连接，所述源区204与所述编程晶体管的漏极相连，所述编程晶体管的源极接地，所述编程晶体管的栅极连接编程电源，所述反熔丝结构编程时在所述漏区204和编程晶体管的栅极上施加编程电压后，引发源区和漏区的击穿，形成通路，此时，所述栅极结构和所述半导体衬底浮置，所述NMOS晶体管被击穿后一直处于通路ON的状态，起到反熔丝的作用。其中所述浮置就是不把电源回路接地，无论正负极、中点或交流的任何一相、中性点等，在该实施例中，所述栅极结构和所述半导体衬底均未接地形成电流回路。在没有特殊说明的情况下，在本申请中所述浮置均参照该解释。
[0063]实施例2
[0064]首先参照图2b，图2b为本发明一具体地实施方式的所述反熔丝结构，其中左面的试图为所述反熔丝结构的示意图，右面的试图为所述反熔丝结构的电路图。
[0065]如图2b所示,所述反熔丝结构包括一 NMOS晶体管,所述MOS晶体管包括半导体衬底201，栅极结构205，位于所述半导体衬底上，源区204和漏区203位于所述栅极结构的两侧，所述源区以及所述栅极结构205与编程晶体管相连，所述漏区与编程电源Vd相连。
[0066]其中，所述半导体衬底201为P型衬底，作为优选，在所述半导体衬底201中形成P阱202，所述栅极结构205、源区204和漏区203均设置于所述P阱202之上。
[0067]所述半导体衬底201可以选用本领域常用的衬底，所述P阱的形成方法可以选用常规的掺杂方法，所述掺杂的离子种类以及浓度等均可以根据器件进行设计，并不局限于某一种或者某一范围，在此不再赘述。
[0068]所述栅极结构205位于所述P阱202之上，所述栅极结构205可以为常规的多晶硅栅极还可以为金属栅极结构，所述栅极结构205中包含位于所述半导体衬底201上的栅极介电层，还可以包含偏移侧墙以及间隙壁等其他常规的设置，在此不再赘述，本领域技术人员可以根据实际需要进行设计，并不局限于某一结构。
[0069]所述栅极结构205跟常规栅极结构不同之处在所述栅极结构形状的设置，该实施例中所述栅极结构205的俯视图如图3所示，所述栅极结构205整体呈“哑铃状”，所述栅极结构205呈的两端粗中间细的形状，所述栅极结构205的两端边缘的关键尺寸为Lw，所述栅极结构205中间部分的关键尺寸为Ln，所述栅极结构205的两端边缘部分和所述源区204的重叠部分的关键尺寸为We，其中Lw大于Ln。
[0070]通过所述栅极形状的设置，相应的在所述NMOS晶体管中可以得到边缘处沟道的长度较大，而中间部分沟道的长度较小，所述反熔丝结构中所述NMOS晶体管边缘关键尺寸较大的沟道能够保证所述边缘沟道和中间部位的沟道能够同时被击穿，实现同时的编程，有助于所述反熔丝结构得到一致的(uniform)熔断状态，实现了现有技术中在PPM级别上不能够实现的熔断速率，能够保持长时间的稳定性，具有良好的性能和良率。此外，还可以通过进一步优选所述Lw、Ln以及We的长度，以得到最佳的编程效果和稳定性。
[0071]在所述栅极结构的两侧还形成有源区204和漏区203，作为优选，所述源区204和漏区203在形成栅极偏移侧壁和间隙壁之后通过离子注入的方式形成，所述N型掺杂剂包括P、As、Sb，所述注入的离子能量为Ikev-lOkev，注入的离子剂量为5 X 1014-5 X 116原子/cm2。在本发明中优选为400°C以下，而且通过所述方法可以较为独立的控制杂质分布(离子能量)以及杂质浓度(离子流密度和注入时间)，该方法更容易获得高浓度的掺杂，并且为各向异性掺杂，能独立的控制深度和浓度。
[0072]该实施例中所述反熔丝结构的晶体管为NMOS晶体管，但是需要说明的是为了更好地说明该晶体管的结构将晶体管限定为NM0S，但是所述晶体管还可以为PMOS晶体管或其他晶体管，并不局限于某一种，只要能够具有上述结构，实现晶体管的作用即可。
[0073]作为进一步的优选，所述反熔丝结构还可以进一步包含LDD掺杂区206，所述LDD掺杂区206可以仅仅在源区204的内侧形成，此时所述NMOS晶体管为非对称晶体管，所述LDD掺杂区206还可以同时设置于所述源区204以及漏区203的内侧，此时，所述NMOS晶体管为对称晶体管。
[0074]为了简化所述反熔丝的制备工艺，还可以不形成所述LDD掺杂区206，相对于形成LDD掺杂区206，当在所述源区204以及漏区203的内侧不形成LDD掺杂区206时，其在漏区具有更高的电场，同时源区-漏区的击穿电压也更低。
[0075]所述LDD掺杂区206为N型轻掺杂，所述LDD掺杂区206可以通过离子注入工艺或扩散工艺形成。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合。
[0076]该实施例中的反熔丝结构的编程原理为:所述漏区204与编程电源连接，所述源区204与所述编程晶体管的漏极相连，所述编程晶体管的源极接地，所述编程晶体管的栅极连接编程电源，所述反熔丝结构编程时在所述漏区204和编程晶体管的栅极上施加编程电压后，引发源区和漏区的击穿，形成通路，此时，所述半导体衬底205浮置，所述NMOS晶体管被击穿后一直处于通路ON的状态，起到反熔丝的作用。
[0077]实施例3
[0078]在该实施例中，所述反熔丝结构还进一步包含位于所述源区204外侧的P型掺杂区207，如图2c所示，所述P型掺杂区207设置与所述P阱202中，所述P型掺杂区207与所述编程晶体管相连接。
[0079]所述反熔丝结构的其他构成均和实施例2相同，可以参照实施例2，在此不再赘述。
[0080]该实施例中的反熔丝结构的编程原理为:所述漏区204与编程电源连接，所述源区204与所述编程晶体管的漏极相连，所述编程晶体管的源极接地，所述编程晶体管的栅极连接编程电源，所述反熔丝结构编程时在所述漏区204和编程晶体管的栅极上施加编程电压后，引发源区和漏区的击穿，形成通路，此时，所述栅极结构205、半导体衬底201、漏区205以及源区204均连通，所述NMOS晶体管被击穿后一直处于通路ON的状态，起到反熔丝的作用。
[0081]本发明所述反熔丝结构包括一 MOS晶体管，所述MOS晶体管中边缘部分的沟道长度大于中心部分的沟道的长度，相应的，所述栅极结构中两端的关键尺寸大于中间部位的关键尺寸，所述反熔丝结构编程时在所述漏区和编程晶体管上施加编程电压后，引发源区和漏区的击穿，形成通路，起到反熔丝的作用。
[0082]所述反熔丝结构中所述NMOS晶体管边缘关键尺寸较大的沟道能够保证所述边缘沟道和中间部位的沟道能够同时被击穿，实现同时的编程，有助于所述反熔丝结构得到一致的(uniform)熔断状态，实现了现有技术中在PPM级别上不能够实现的熔断速率。通过所述设置所述反熔丝结构能够解决现有技术中由于非结晶娃(amorphous silicon)和金属合金引起的反熔丝结构很难保持长期稳定的问题，改进后的反熔丝结构能够保持长时间的稳定性，具有良好的性能和良率。
[0083]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【权利要求】
1.一种反熔丝结构，包括: NMOS晶体管，所述NMOS晶体管中边缘处的沟道长度大于中心处的沟道长度； 编程晶体管，所述NMOS晶体管中的源区与所述编程晶体管相连，所述NMOS晶体管中的漏区与编程电源相连。
2.根据权利要求1所述的反熔丝结构，其特征在于，所述NMOS晶体管的栅极和体区浮置。
3.根据权利要求1所述的反熔丝结构，其特征在于，所述NMOS晶体管的栅极和源区连接到所述编程晶体管，所述NMOS晶体管的体区浮置。
4.根据权利要求1所述的反熔丝结构，其特征在于，所述NMOS晶体管的栅极、源区和体区连接到所述编程晶体管。
5.根据权利要求1所述的反熔丝结构，其特征在于，所述NMOS晶体管包括: 半导体衬底； 栅极结构，位于所述半导体衬底上，所述栅极结构两端下方的沟道的长度大于中间的沟道的长度； 源区和漏区位于所述栅极结构的两侧，所述源区与编程晶体管相连，所述漏区与编程电源相连。
6.根据权利要求5所述的反熔丝结构，其特征在于，所述栅极结构的两端的关键尺寸大于中间的关键尺寸。
7.根据权利要求5所述的反熔丝结构，其特征在于，所述反熔丝结构还包括仅位于所述漏区内侧的LDD掺杂区。
8.根据权利要求5所述的反熔丝结构，其特征在于，所述反熔丝结构还包括位于所述源区内侧的LDD掺杂区以及位于所述漏区内侧的LDD掺杂区。
9.根据权利要求5所述的反熔丝结构，其特征在于，所述半导体衬底为P型半导体衬
。
10.根据权利要求9所述的反熔丝结构，其特征在于，所述P型半导体衬底中形成有P阱，所述反熔丝结构设置于所述P阱上。
11.根据权利要求9所述的反熔丝结构，其特征在于，所述源区和所述漏区均为N型掺杂。
12.根据权利要求10所述的反熔丝结构，其特征在于，所述反熔丝结构还包括P型掺杂区，所述P型掺杂区位于所述P阱中。
13.根据权利要求12所述的反熔丝结构，其特征在于，所述P型掺杂区与所述编程晶体管相连。
【文档编号】H01L23/525GK104425448SQ201310410836
【公开日】2015年3月18日 申请日期:2013年9月10日 优先权日:2013年9月10日
【发明者】甘正浩, 冯军宏 申请人:中芯国际集成电路制造(上海)有限公司