Ltcc延迟线组件的制作方法
【专利摘要】本发明公开的LTCC延迟线组件包括从上到下排列的五层介质层，每层介质层之间由金属层隔开，第一介质层包括从上到下排列的微带层、第一微带介质层、空腔金属地层和第二微带介质层，第二、三、四层介质层中埋置有带状线，其中，第二介质层包括从上到下排列的第一带状线介质上层、第一带状线层、第一带状线介质下层；第三介质层包括从上到下排列的第二带状线介质上层、第二带状线层、第二带状线介质下层；第四介质层包括从上到下排列的第三带状线介质上层、第三带状线层、第三带状线介质下层；第五介质层包括从上到下排列的第四带状线介质上层、第四带状线层、第四带状线介质下层。该LTCC延迟线组件尺寸较小，输入输出均为微带结构，易于与其他元件集成。
【专利说明】LTCC延迟线组件
【技术领域】
[0001]本发明属于微波控制电路【技术领域】，具体涉及一种基于低温共烧陶瓷(LowTemperature Co-fired Ceramic, LTCC)技术的延迟线组件。
【背景技术】
[0002]延迟线是一种能将电信号延迟一段时间的元件或器件。在各类电子仪器和通信系统设计中，为了配合某些功能需要，常常需要使用延迟线，达到信号把信号延迟一段特定时间的目的。近年来，随着电子工业的迅速发展，此类元器件应用于精确制导、卫星通信以及现代雷达系统等领域。
[0003]目前，常用的延迟线有同轴电缆延迟线、声体波、声表面波延迟线以及光纤延迟线等结构。最早进入应用领域的是同轴电缆延迟线，但它存在体积大、重量重等缺点；声体波、声表面波延迟线能在较小的体积内实现较大的延迟量，但它们主要应用在低频段，在高频率时损耗太大；光纤延迟线具有带宽宽、损耗低、抗干扰、保密性好等特点，但光纤延迟线的结构相当复杂不易集成，成本比较高。
【发明内容】
[0004]本发明针对现有延迟线组件体积大、重量重、结构复杂和适用频段低等问题，提出一种基于LTCC技术的延迟线组件。
[0005]为解决上述技术问题，本发明采用以下技术方案:
[0006]一种LTCC延迟线组件，其特征在于:包括从上到下依次排列的五层介质层，每层介质层之间由金属层隔开，第一介质层包括从上到下依次排列的微带层、第一微带介质层、空腔金属地层和第二微带介质层，第二、三、四层介质层中都埋置有带状线，其中，第二介质层包括从上到下依次排列的第一带状线介质上层、第一带状线层、第一带状线介质下层；第三介质层包括从上到下依次排列的第二带状线介质上层、第二带状线层、第二带状线介质下层；第四介质层包括从上到下依次排列的第三带状线介质上层、第三带状线层、第三带状线介质下层；第五介质层包括从上到下依次排列的第四带状线介质上层、第四带状线层、第四带状线介质下层。
[0007]进一步地，所述微带层包括信号输入匹配电路、信号输出匹配电路、信号直通传输线、6个延迟信号输入端、6个延迟信号输出端、开关芯片直流控制电路。
[0008]所述第一微带介质层、空腔金属地层和第二微带介质层、第一带状线介质上层、第一带状线介质下层、第二带状线介质上层、第二带状线介质下层、第三带状线介质上层、第三带状线介质下层、第四带状线介质上层、第四带状线介质下层及各金属层上均设有位置、形状、尺寸相互对应的信号通孔，所述延迟信号输入端与带状线之间、不同介质层中的带状线之间和带状线与延迟信号输出端之间均通过所述信号通孔相连。
[0009]进一步地，所述空腔金属地层上设有12个单刀双掷开关，所述单刀双掷开关通过其单端口两两级连。[0010]进一步地，所述LTCC延迟线组件由六路延迟线单元级联而成，可以对信号进行1、
2、4、6、8、16、32倍波长的延迟。
[0011]本发明的LTCC延迟组件采用了多层布线方案，发挥了 LTCC技术的优势，在同等延迟时间的情况下，与传统延迟线相比，首先，电路尺寸显著减小、延迟型组件重量减小；其次，其输入输出为微带结构，易于与其他元件相互集成；最后各介质层间采用信号通孔互连减少了寄生参量，结构简单且带宽较宽。
【专利附图】
【附图说明】
[0012]图1为本发明的LTCC延迟组件的层次结构示意图；
[0013]图2为本发明的LTCC延迟组件装配结构俯视图；
[0014]图3 Ca)为本发明的LTCC延迟线组件的微带层的平面结构示意图；
[0015]图3 (b)为本发明的LTCC延迟线组件的第一微带介质层的平面结构示意图；
[0016]图3 (c)为本发明的LTCC延迟线组件的空腔金属地层的平面结构示意图；
[0017]图3 Cd)为本发明的LTCC延迟线组件的第二微带介质层的平面结构示意图；
[0018]图4为本发明的LTCC延迟线组件的第一金属层的平面结构示意图；
[0019]图5 (a)为本发明的LTCC延迟线组件的第一带状线介质上层的平面结构示意图；
[0020]图5 (b)为本发明的LTCC延迟线组件的第一带状线层的平面结构示意图；
[0021]图5 (C)为本发明的LTCC延迟线组件的第一带状线介质下层的平面结构示意图；
[0022]图6为本发明的LTCC延迟线组件的第二金属层的平面结构示意图；
[0023]图7 (a)为本发明的LTCC延迟线组件的第二带状线介质上层的平面结构示意图；
[0024]图7 (b)为本发明的LTCC延迟线组件的第二带状线层的平面结构示意图；
[0025]图7 (C)为本发明的LTCC延迟线组件的第二带状线介质下层的平面结构示意图；
[0026]图8为本发明的LTCC延迟线组件的第三金属层的平面结构示意图；
[0027]图9 (a)为本发明的LTCC延迟线组件的第三带状线介质上层的平面结构示意图；
[0028]图9 (b)为本发明的LTCC延迟线组件的第三带状线层的平面结构示意图；
[0029]图9 (C)为本发明的LTCC延迟线组件的第三带状线介质下层的平面结构示意图；
[0030]图10为本发明的LTCC延迟线组件的第四金属层的平面结构示意图；
[0031]图11 (a)为本发明的LTCC延迟线组件的第四带状线介质上层的平面结构示意图；
[0032]图11 (b)为本发明的LTCC延迟线组件的第四带状线层的平面结构示意图；
[0033]图11 (C)为本发明的LTCC延迟线组件的第四带状线介质下层的平面结构示意图；
[0034]图12为本发明的LTCC延迟线组件的第五金属层的平面结构示意图；
[0035]图13为本发明的LTCC延迟线组件的开关布局。
【具体实施方式】
[0036]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。[0037]我们知道，LTCC技术是MCM中的一类多层布线基板技术。由于采用在LTCC多层布线基板上的裸芯片直接组装，从而大大提高了组装密度，改善了频率特性和传输速度，LTCC技术允许芯片之间靠的更近，互连线变短，既缩小了封装尺寸，同时也解决了串扰噪声，杂散电感、杂散电容耦合以及电磁场辐射等问题，尽可能的保持元器件本来的电性能的同时，还能把无源器件埋置在LTCC多层互连布线基板中并通过通孔互连，一方面由于表面无源器件的减少，使得有源器件有更多的安装空间；另一方面由于采用通孔互连减少了寄生参量，有利于增加系统的带宽和性能。
[0038]本发明的LTCC延迟线组件即是基于上述LTCC技术。
[0039]如图1所示，本实施例中的LTCC延迟线组件包括从上到下依次排列的第一介质层
1、第二介质层2、第三介质层3、第四介质层4和第五介质层5,介质层1、2、3、4、5之间由金属层6、7、8、9、10隔开。第一介质层I包括从上到下依次排列的微带层11、第一微带介质层12、空腔金属地层13和第二微带介质层14，各层的结构如图2 (a)至2 (d)所示；第二、三、四、五层介质层2、3、4、5中都埋置有带状线，第二介质层2包括从上到下依次排列的第一带状线介质上层21、第一带状线层22、第一带状线介质下层23，各层的结构如图4 (a)至
4(c)所示；第三介质层3包括从上到下依次排列的第二带状线介质上层31、第二带状线层32、第二带状线介质下层33，各层的结构如图6 (a)至6 (c)所示；第四介质层4包括从上到下依次排列的第三带状线介质上层41、第三带状线层42、第三带状线介质下层43，各层的结构如图8 (a)至8 (c)所示；第五介质层5包括从上到下依次排列的第四带状线介质上层51、第四带状线层52、第四带状线介质下层53，各层的结构如图10 (a)至10 (c)所示；金属层6、7、8、9、10的结构如图3、5、7、9、11所示。
[0040]如图3(a)所示，微带层11包括信号输入匹配电路1101、信号输出匹配电路1102、开关芯片直流控制电路1103和1104、六个信号直通传输线111、112、113、114、115、116、六个延迟信号输入端1110、1120、1130、11`40、115、1160和六个延迟信号输出端1111、1121、1131、1141、1151和 1161。
[0041]如图3 (b)所不，第一微带介质层12包括介质基片1203和设置于介质基片1203上的空腔1201和接地金属通孔1202，介质基片1203上还设置有用于延迟信号输入的信号通孔1210、1220、1230、1240、1250和1260及用于信号输出的信号通孔1211、1221、1231、1241,1251 和 1261。
[0042]如图3 (C)所示，空腔金属地层13包括介质基片1303和设置于介质基片1303上的金属地1301和接地金属通孔1302，介质基片1303上还设置有用于延迟信号输入的信号通孔1310、1320、1330、1340、1350和1360及用于信号输出的信号通孔1311、1321、1331、1341、1351和1361。空腔金属地层13上设有12个单刀双掷开关I '、2 ' ,3 ; ,4 ; ,5 ;、
6;、? ' ,8 ;、9 ' UO ;、11 ’、12 ’，其布局如图2的LTCC延迟组件装配结构俯视图所示，这12个单刀双掷开关通过其单端口两两级连，具体如图13所示。微带层11上的信号输入匹配电路1101与第一个单刀双掷开关I丨之间、开关芯片直流控制电路1103和1104与各单刀双掷开关之间、各单刀双掷开关与各信号直通传输之间、各延迟信号输入端之间及第十二个单刀双掷开关12丨与信号输出匹配电路1102之间的连接均为现有技术，不在此做展开说明。
[0043]如图3 Cd)所示，第二微带介质层14包括介质基片1402和设置于介质基片1402上的接地金属通孔1401，介质基片1402上还设置有用于延迟信号输入的信号通孔1410、1420、1430、1440、1450 和 1460 及用于信号输出的信号通孔 1411、1421、1431、1441、1451 和1461。
[0044]如图4所不,金属层6包括介质基片603和设置于介质基片603上的金属地601及接地金属通孔602，介质基片603上还设置有用于延迟信号输入的信号通孔610、620、630、640,650和660及用于信号输出的信号通孔611、621、631、641、651和661。
[0045]如图5 (a)所示，第一带状线介质上层21包括介质基片2102和设置于介质基片2102上的接地金属通孔2101，介质基片2102上还设置有用于延迟信号输入的信号通孔2110、2120、2130、2140、2150 和 2160 及用于信号输出的信号通孔 2111、2121、2131、2141、2151 和 2161。
[0046]如图5 (b)所示，第一带状线包括介质基片2202和设置于介质基片2202上的接地金属通孔2201，介质基片2202上还设置有一倍延迟单元带状线2210、二倍延迟单元带状线2220、四倍延迟单元带状线2230、八倍延迟单元带状线a2240、八倍延迟单元带状线b2241、十六倍延迟单元带状线a2250、十六倍延迟单元带状线b2251、三十二倍延迟单元带状线a2260、三十二倍延迟单元带状线b2261、三十二倍延迟单元带状线c2262。
[0047]如图5 (c)所示，第一带状线介质下层23包括介质基片2302和设置于介质基片2302上的接地金属通孔2301，介质基片2302上还设置有信号通孔2310、2320、2330、2340、2311、2321、2331 和 2341。
[0048]如图6所不,金属层7包括介质基片703和设置于介质基片703上的金属地701及接地金属通孔702，介质基片703上还设置有用于延迟信号输入的信号通孔710、720、730、740、及用于信号输出的信号通孔711、721、631、741。
[0049]如图7(a)所示，第二带状线介质上层31包括介质基片312和设置于介质基片312上的接地金属通孔311，介质基片312上还设置有信号通孔3100、3101、3102、3103、3104、3105、3106、3107。
[0050]如图7 (b)所示，第二带状线包括介质基片322和设置于介质基片322上的接地金属通孔321，介质基片322上还设置有八倍延迟单元带状线a3200、八倍延迟单元带状线b3201、十六倍延迟单元带状线a3202、十六倍延迟单元带状线b3203、三十二倍延迟单元带状线a3204、三十二倍延迟单元带状线b3205、三十二倍延迟单元带状线c3206、三十二倍延迟单元带状线d3207。
[0051]如图7(c)所示，第二带状线介质下层33包括介质基片331和设置于介质基片331上的接地金属通孔332，介质基片331上还设置有信号通孔3300、3301、3302、3303、3304、3305、3306、3307。
[0052]如图8所不,金属层8包括介质基片83和设置于介质基片83上的金属地82及接地金属通孔81，介质基片83上还设置有信号通孔800、801、802、803、804、805、806、807。
[0053]如图9(a)所示，第三带状线介质上层41包括介质基片412和设置于介质基片412上的接地金属通孔411，介质基片412上还设置有信号通孔4100、4101、4102、4103、4104、4105、4106、4107。
[0054]如图9 (b)所示，第三带状线包括介质基片422和设置于介质基片422上的接地金属通孔421，介质基片422上还设置有八倍延迟单元带状线4200、十六倍延迟单元带状线a4201、十六倍延迟单元带状线b4202、三十二倍延迟单元带状线a4203、三十二倍延迟单元带状线b4204、三十二倍延迟单元带状线c4205、三十二倍延迟单元带状线d4206。
[0055]如图9(c)所示，第三带状线介质下层43包括介质基片432和设置于介质基片432上的接地金属通孔431，介质基片432上还设置有信号通孔4300、4301、4302、4303、4304、4305。
[0056]如图10所不，金属层9包括介质基片93和设置于介质基片93上的金属地92及接地金属通孔91，介质基片93上还设置有信号通孔900、901、902、903、904、905。
[0057]如图11 (a)所示，第四带状线介质上层51包括介质基片512和设置于介质基片512上的接地金属通孔511，介质基片512上还设置有信号通孔5100、5101、5102、5103、5104,5105ο
[0058]如图11 (b)所示，第四带状线包括介质基片522和设置于介质基片522上的接地金属通孔521，介质基片522上还设置有十六倍延迟单元带状线5201、三十二倍延迟单元带状线a5203、三十二倍延迟单元带状线b5203。
[0059]如图11 (C)所示，第四带状线介质下层53包括介质基片532和设置于介质基片532上的接地金属通孔531。
[0060]如图12所不,金属层10包括介质基片102和设置于介质基片102上的金属地101。
[0061]本实施例中的LTCC延迟线组件由六路延迟线单元级联而成，每路延迟线单元都有直通段或者叫等损耗段和延迟段两个通路，直通段是一段极短的微带线，延迟段由埋置在LTCC内部的曲折带状线构成 。六路延迟线单元的延迟段实现输入信号1、2、4、6、8、16、32倍波长的延迟。
[0062]工作时，信号由输入端输入LTCC延迟线组件后经单刀双掷开关选择通路，经过第一个延迟线单元的直通段或者延迟段到达第二个延迟线单元；再由单刀双掷开关选择通路，经过第二个延迟线单元的直通段或者延迟段到达第三个延迟线单元；再由单刀双掷开关选择通路，经过第三个延迟线单元的直通段或者延迟段到达第四个延迟线单元；再由单刀双掷开关选择通路，经过第四个延迟线单元的直通段或者延迟段到达第五个延迟线单元；再由单刀双掷开关选择通路，经过第五个延迟线单元的直通段或者延迟段到达第六个延迟线单元；再由单刀双掷开关选择通路，经过第六个延迟线单元的直通段或者延迟段到达输出端，由此，通过单刀双掷开关控制，信号通过延迟线组件后可以实现1、2、4、8、16、32倍波长的延迟。
[0063]具体来讲，信号由微带层11的输入匹配电路1101进入LTCC延迟线组件，由第一个单刀双掷开关I ’选择通路进入一倍波长等损耗段111或者一倍波长延迟输入端1110。信号通过111后进入第二个单刀双掷开关2 ';信号由一倍波长延迟输入端1110穿过信号传输通孔1210、1310、1410、610、2110到达第一带状线层22，与一倍延迟带状线2210相连，信号通过带状线2210后，由带状线2210的另一端通过信号通孔2111、611、1411、1311、1211到达微带层11的一倍波长延迟输出端1111，并与第二个单刀双掷开关2 '相连。
[0064]工作过程中，通过控制开关芯片直流控制电路1103、1104上的电压控制第一单刀双掷开关I ^的偏置。
[0065]由于第二单刀双掷开关2'的输出端与第三个单刀双掷开关3'的输入端直接相连，信号直接由第二单刀双掷开关2 ^传至第三个单刀双掷开关:^，由第三单刀双掷开关3'选择通路决定信号进入二倍波长等损耗段112或者二倍波长延迟输入端1120。信号通过二倍波长等损耗段112后进入第四个单刀双掷开关4丨;信号由二倍波长延迟输入端1120穿过信号传输通孔1220、1320、1420、620、2120到达第一带状线层22，与二倍延迟带状线2220相连，信号通过带状线2220后，由带状线2220的另一端通过信号通孔2121、621、1421、1321、1221到达微带层11的二倍波长延迟输出端1121，再与第四个单刀双掷开关4 ;相连。
[0066]工作过程中，通过控制开关芯片直流控制电路1103、1104上的电压控制第三单刀双掷开关3'的偏置。
[0067]由于第四单刀双掷开关4'的输出端与第五个单刀双掷开关5'的输入端直接相连，信号直接由第四单刀双掷开关4'传至第五个单刀双掷开关5'，由第五单刀双掷开关
5丨选择通路决定信号进入四倍波长等损耗段113或者四倍波长延迟输入端1130信号。信号通过四倍波长等损耗段113后进入第六个单刀双掷开关6丨;信号由四倍波长延迟输入端1130穿过信号传输通孔1230、1330、1430、630、2130到达第一带状线层22，与四倍延迟带状线2230相连，信号通过带状线2230后，由带状线2230的另一端通过信号通孔2131、631、1431、1331、1231到达微带层11的四倍波长延迟输出端1121，再与第六个单刀双掷开关6 ;相连。
[0068]工作过程中，通过控制开关芯片直流控制电路1103、1104上的电压控制第五单刀双掷开关5'的偏置。
[0069]由于第六单刀双掷开关7'的输出端与第七个单刀双掷开关7'的输入端直接相连，信号直接由第六单刀双掷开关6 '传至第七个单刀双掷开关7 '，由第七单刀双掷开关7'选择通路决定信号进入八倍波长等损耗段114或者八倍波长延迟输入端1140。信号通过八倍波长等损耗段114后进入第八个单刀双掷开关8丨;信号由八倍波长延迟输入端1140穿过信号传输通孔1240、1340、1440、640、2140到达第一带状线层22，与八倍延迟带状线b2241相连，信号通过带状线b2241后，由带状线b2241的另一端通过信号通孔2311、711,3101到达第二带状线层32的八倍延迟单元带状线a3201，信号通过八倍延迟单元带状线a3201后，由八倍延迟单元带状线a3201的另一端通过信号通孔3301、801、4101到达第三带状线层42的八倍延迟单元带状线a4200，信号通过八倍延迟单元带状线a4200后，由八倍延迟单元带状线a4200的另一端通过信号通孔4100、800、3300到达第二微带层32，与八倍延迟单元带状线a3200相连，信号通过带状线a3200后，由带状线a3200的另一端通过信号通孔3100、710、2310到达第一带状线层22的八倍延迟单元带状线a2240，信号通过八倍延迟单元带状线a2240后，由八倍延迟单元带状线a2240的另一端通过信号通孔2141、641、1441、1341、1241到达微带层11的八倍波长延迟输出端1141，再与第八个单刀双掷开关8 ;相连。
[0070]工作过程中通过控制开关芯片直流控制电路1103、1104上的电压控制第七单刀双掷开关的偏置。
[0071]由于第八单刀双掷开关9'的输出端与第九个单刀双掷开关9'的输入端直接相连，信号直接由第八单刀双掷开关8丨传至第九个单刀双掷开关9丨，由第九单刀双掷开关9丨选择通路决定信号进入十六倍波长等损耗段115或者十六倍波长延迟输入端1150。信号通过十六倍波长延迟等损耗段端115后进入第十个单刀双掷开关10丨;信号由十六倍波长延迟输入端1150穿过信号传输通孔1250、1350、1450、650、2150到达第一带状线层22，与十六倍延迟单元带状线b2251相连，信号通过十六倍延迟单元带状线b2251后，由十六倍延迟单元带状线b2251的另一端通过信号通孔2321、721、3103到达第二层带状线层32，与十六倍延迟单元带状线a3203相连，信号通过十六倍延迟单元带状线a3203后，由十六倍延迟单元带状线a3203的另一端通过信号通孔3302、802、4102到达第三带状线层42，与十六倍延迟单元带状线4201相连，信号通过十六倍延迟单元带状线4201后，由十六倍延迟单元带状线4201的另一端通过信号通孔4300、900、5100到达第四层带状线层52的十六倍延迟单元带状线b5100，信号通过带状线b5100后，由带状线b5100另一端通过信号通孔5101、901、4301到达第三带状线层42的十六倍延迟单元带状线a4202，信号通过带状线a4202后，由带状线a4202另一端通过信号通孔4103、803、3303到达第二带状线层32的十六倍延迟单元带状线a3202，信号通过带状线a3202后，由带状线a3202另一端通过信号通孔3102、720、2320到达第一带状线层22的十六倍延迟单元带状线a2250，信号通过带状线a2250后，由带状线a2250另一端通过信号通孔2151、651、1451、1351、1251到达微带层11的十六倍波长延迟输出端1151，再与第十个单刀双掷开关相连10丨。
[0072]工作过程中通过控制开关芯片直流控制电路1103、1104上的电压控制第九单刀双掷开关9'的偏置。
[0073]由于第十单刀双掷开关10'的输出端与第十一个单刀双掷开关的输入端直接相连，信号直接由第十单刀双掷开关10'传至第十一个单刀双掷开关，由第十一单刀双掷开关11丨选择通路决定信号进入三十二倍波长等损耗段116或者三十二倍波长延迟输入端1160。信号通过三十二倍波长等损耗段116后进入第十二个单刀双掷开关12丨，即进入微带层11的输出端匹配电路1102。信号由三十二倍波长延迟输入端1160穿过信号传输通孔1260、1360、1460、660、2160到达第一带状线层22，与三十二倍延迟带状线a2260相连，信号通过带状线a2260后，由带状线a2260另一端通过信号通孔2331、731、3105到达第二带状线层32，与三十二倍延迟单元带状线b3205相连，信号通过带状线b3205后，由带状线b3205另一端通过信号通孔3304、804、4104到达第三层带状线层42，与三十二倍延迟单元带状线a4203相连，信号通过带状线a4203后，由带状线a4203另一端通过信号通孔4302,902,5102到达第四带状线层52，与三十二倍延迟单元带状线a5101相连，信号通过带状线a5101后，由带状线a5101另一端通过信号通孔5103、903、4303到达第三层带状线层42的三十二倍延迟单元带状线b4204，信号通过带状线b4204后，由带状线b4204另一端通过信号通孔4105、805、3305到达第二层带状线层32的三十二倍延迟单元带状线a3204，信号通过带状线a3204后，由带状线a3204另一端通过信号通孔3104、730、2330到达第一层带状线层22的三十二倍延迟单元带状线b2262，信号通过带状线b2262后，由带状线b2262另一端通过信号通孔2341、741、3107到达第二层带状线层32的三十二倍延迟单元带状线b3207,信号通过带状线b3207后，由带状线b3207另一端通过信号通孔3306、806、4106到达第三层带状线层42的三十二倍延迟单元带状线b4205，信号通过带状线b4205后，由带状线b4205另一端通过信号通孔4304、904、5104到达第四层带状线层52的三十二倍延迟单元带状线b5102，信号通过带状线b5102后，由带状线b5102另一端通过信号通孔5105、905,4305到达第三层带状线层42的三十二倍延迟单元带状线b4206，信号通过带状线b4206后，由带状线b4206另一端通过信号通孔4107、807、3307到达第二层带状线层32的三十二倍延迟单元带状线b3206，信号通过带状线b3206后，由带状线b3206另一端通过信号通孔3106、740、2340到达第一层带状线层22的三十二倍延迟单元带状线b2261，信号通过带状线b2261后，由带状线b2261另一端通过信号通孔2161、661、1461、1361、1261到达微带层11的三十二倍波长延迟输出端1161，再与第十二个单刀双掷开关12丨相连，即进入微带层11的输出端匹配电路1102。
[0074]工作过程中通过控制开关芯片直流控制电路1103、1104上的电压控制第^^一单刀双掷开关11丨的偏置。
[0075]本发明提供的LTCC延迟线，通过LTCC多层介质基板技术，将较长的曲折带状线埋置于不同层介质中，并用垂直信号通孔将这些带状线互连，显著减小了延迟线组件的体积。以本实施例中的LTCC延迟线组件为例，当其所有单刀双掷开关都偏置至延迟段时，可实现工作信号63倍波长的延迟，而整个延迟线组件尺寸仅为38*23*2.5mm3。
[0076] 本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
【权利要求】
1.一种LTCC延迟线组件，其特征在于:包括从上到下依次排列的五层介质层，每层介质层之间由金属层隔开，第一介质层包括从上到下依次排列的微带层、第一微带介质层、空腔金属地层和第二微带介质层，第二、三、四层介质层中都埋置有带状线，其中，第二介质层包括从上到下依次排列的第一带状线介质上层、第一带状线层、第一带状线介质下层；第三介质层包括从上到下依次排列的第二带状线介质上层、第二带状线层、第二带状线介质下层；第四介质层包括从上到下依次排列的第三带状线介质上层、第三带状线层、第三带状线介质下层；第五介质层包括从上到下依次排列的第四带状线介质上层、第四带状线层、第四带状线介质下层。
2.根据权利要求1所述的LTCC延迟线组件，其特征在于:所述微带层包括信号输入匹配电路、信号输出匹配电路、信号直通传输线、6个延迟信号输入端、6个延迟信号输出端、开关芯片直流控制电路。
3.根据权利要求1或2所述的LTCC延迟线组件，其特征在于:所述第一微带介质层、空腔金属地层、第二微带介质层、第一带状线介质上层、第一带状线介质下层、第二带状线介质上层、第二带状线介质下层、第三带状线介质上层、第三带状线介质下层、第四带状线介质上层、第四带状线介质下层及各金属层上均设有位置、形状、尺寸相互对应的信号通孔，所述延迟信号输入端与带状线之间、不同介质层中的带状线之间及带状线与延迟信号输出端之间均通过所述信号通孔相连。
4.根据权利要求1所述的LTCC延迟线组件，其特征在于:所述空腔金属地层上设有12个单刀双掷开关，所述单刀双掷开关通过单刀双掷开关的单端口两两级联。
【文档编号】H01P9/00GK103490135SQ201310415797
【公开日】2014年1月1日 申请日期:2013年9月12日 优先权日:2013年9月12日
【发明者】胡江, 李骦, 寇慧云, 姚瑶, 唐辉, 徐瑞敏 申请人:电子科技大学