导线系统和工艺的制作方法
【专利摘要】本发明提供了一种导线系统和工艺。在实施例中，通过形成两个钝化层形成导线，其中，分别对每一个钝化层进行图案化。一旦形成，则在两个钝化层内沉积晶种层，以及沉积导电材料以填充和过填充位于两个钝化层内的图案。然后，可以使用诸如化学机械抛光的平坦化工艺以去除过量的导电材料并在两个钝化层内形成导线。
【专利说明】导线系统和工艺
[0001] 相关申请的交叉引用
[0002] 本申请要求于2013年3月15日提交的美国临时专利申请第61/789, 593号的标 题为"Conductive Line System and Process"的优先权，其全部内容结合于此作为参考。
【技术领域】
[0003] 本发明涉及半导体领域，更具体地，本发明涉及一种导线系统和工艺。
【背景技术】
[0004] 通常，在半导体衬底上和半导体衬底中形成有源器件和无源器件。一旦形成，则可 以使用一系列的导电和绝缘层将这些有源器件和无源器件互相连接并连接至外部器件。这 些层可以帮助互连各种有源器件和无源器件以及例如，通过接触焊盘提供至外部器件的电 连接。为了向设计提供额外的灵活性，在形成接触焊盘之后和在接触焊盘上方形成钝化层 之后，可以使用后钝化互连件以在期望的位置设置外部接触件。
【发明内容】
[0005] 为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体 器件，包括：图案化正型光敏材料，位于衬底上方，所述图案化正型光敏材料包括开口；晶 种层，沿着所述开口；以及导电材料，邻近所述晶种层。
[0006] 在所述半导体器件中，进一步包括：图案化负型光敏材料，位于所述衬底和所述图 案化正型光敏材料之间。
[0007] 在所述半导体器件中，所述图案化负型光敏材料包括负型光敏聚酰亚胺材料。
[0008] 在所述半导体器件中，所述图案化正型光敏材料包括正型光敏聚酰亚胺材料。
[0009] 在所述半导体器件中，所述导电材料形成后钝化互连件，其中，所述后钝化互连件 进一步包括：接触区域；以及布线，与所述接触区域横向分隔开。
[0010] 在所述半导体器件中，所述后钝化互连件具有小于约5 μ m的间距。
[0011] 在所述半导体器件中，所述导电材料是铜。
[0012] 根据本发明的另一方面，提供了一种半导体器件，包括：图案化负型光敏聚酰亚胺 层，位于衬底上方；以及图案化正型光敏聚酰亚胺层，位于所述图案化负型光敏聚酰亚胺层 上方并与所述图案化负型光敏聚酰亚胺层相接触，所述图案化正型光敏聚酰亚胺层包括至 少一个开口。
[0013] 在所述半导体器件中，进一步包括：晶种层，沿着所述至少一个开口的侧壁延伸； 以及导电材料，填充所述至少一个开口的其余部分。
[0014] 在所述半导体器件中，所述导电材料形成后钝化互连件，其中，所述后钝化互连件 进一步包括：接触区域；以及布线，与所述接触区域横向分隔开。
[0015] 在所述半导体器件中，所述后钝化互连件具有小于约5 μ m的间距。
[0016] 在所述半导体器件中，所述导电材料是铜。
[0017] 根据本发明的又一方面，提供一种制造半导体器件的方法，所述方法包括：将第一 光敏材料设置在衬底上方的导电区域上方；图案化所述第一光敏材料，以去除未曝光的第 一光敏材料并暴露所述导电区域；将第二光敏材料设置在所述第一光敏材料上方；图案化 所述第二光敏材料，以去除曝光的第二光敏材料并暴露所述导电区域，图案化所述第二光 敏材料形成图案化的第二光敏材料和位于所述图案化的第二光敏材料中的至少一个开口； 以及沿着所述至少一个开口的侧壁形成晶种层。
[0018] 在所述方法中，所述第一光敏材料是负型光敏聚酰亚胺。
[0019] 在所述方法中，所述第二光敏材料是正型光敏聚酰亚胺。
[0020] 在所述方法中，图案化所述第一光敏材料进一步包括：将所述第一光敏材料暴露 于图案化能量源；以及在曝光所述第一光敏材料之后，将所述第一光敏材料显影。
[0021 ] 在所述方法中，将所述第一光敏材料显影进一步包括：涂覆第一碱性显影剂。
[0022] 在所述方法中，图案化所述第二光敏材料进一步包括：将所述第二光敏材料暴露 于图案化能量源；以及在曝光所述第一光敏材料之后，将所述第二光敏材料显影。
[0023] 在所述方法中，将所述第二光敏材料显影进一步包括：涂覆第二碱性显影剂。
[0024] 在所述方法中，进一步包括：将导电材料镀到所述晶种层上；以及利用图案化的 第二光敏材料使所述导电材料平坦化。
【专利附图】
【附图说明】
[0025] 为了更完全地理解实施例及其优点，现在将结合附图所进行的以下描述作为参 考，其中：
[0026] 图1根据实施例示出了具有位于接触焊盘上方的第二钝化层的衬底的截面图；
[0027] 图2A至图2B根据实施例示出了第二钝化层的图案化和显影；
[0028] 图3根据实施例示出了第三钝化层的设置；
[0029] 图4根据实施例示出了第三钝化层的图案化和显影；
[0030] 图5根据实施例示出了固化工艺；
[0031] 图6根据实施例示出了晶种层的形成；
[0032] 图7根据实施例示出了导电材料的形成；
[0033] 图8根据实施例示出了平坦化工艺；以及
[0034] 图9根据实施例示出了外部接触件和缓冲层。
[0035] 除非另有说明，否则不同附图中相应的数字和符号通常代表相应的部分。绘制附 图以清楚地示出实施例的相关方面并且不必按比例绘制附图。
【具体实施方式】
[0036] 下面详细地论述了各种实施例的制造和使用。然而，应该理解，实施例提供了许多 可以在各种具体环境中实施的可应用的概念。所讨论的实施例仅仅是制造和使用实施例的 示例性具体方式，而不用于限制实施例的范围。
[0037] 在具体环境中的结合实施例来描述实施方式，S卩，使用类似于双镶嵌的工艺在钝 化之后形成互联结构。然而，也可将实施例应用于其他互连结构中。
[0038] 现在参考图1，其示出了包括半导体衬底101、金属化层103、接触焊盘105、第一钝 化层107和第二钝化层109的半导体管芯100的一部分。半导体衬底101可以包括掺杂或 未掺杂的块状硅、或绝缘体上硅（SOI)衬底的有源层。通常，SOI衬底包括诸如硅、锗、锗硅、 SOI、绝缘体上硅锗（SG0I)、或它们的组合的半导体材料层。可以使用的其他衬底包括多层 衬底、梯度衬底、或混合取向衬底。
[0039] 可以在半导体衬底101上形成有源器件(未示出）。作为本领域普通技术人员将会 认识到，可以使用诸如电容器、电阻器、电感器的各种各样的有源器件来生成用于半导体管 芯100的期望的结构和设计的功能要求。可以使用任何合适的方法在半导体衬底101内或 在其表面上形成有源器件。
[0040] 在半导体衬底101和有源器件上方形成金属化层103,并将其设计成连接不同的 有源器件以形成功能电路。在图1中示出了单一的层，金属化层103可由介电材料(例如， 低k介电材料）和导电材料(例如，铜）的交替层形成，并且可以通过任何合适的方法(诸如 沉积、镶嵌、双镶嵌等）形成。在实施例中，金属化层可以具有四层，且金属化层通过至少一 个层间介电层（ILD)与半导体衬底101间隔开，但是，金属化层103的精确数量取决于半导 体管芯100的设计。
[0041] 接触焊盘105可以形成在金属化层103上方并与金属化层103电接触。接触焊盘 105可以包括铝，但是，也可以可选地使用诸如铜的其他材料。可以使用诸如溅射的沉积工 艺形成材料层（未示出），然后可以通过合适的工艺(诸如光刻掩模和蚀刻）去除材料层的一 部分，从而形成接触焊盘105。然而，可以使用任何其它合适的工艺形成接触焊盘105。可 以形成厚度介于约〇. 5 μ m和约4 μ m之间(诸如约1. 45 μ m)的接触焊盘105。
[0042] 可以在半导体衬底101上、金属化层103和接触焊盘105上方形成第一钝化层 107。可以由一种或多种合适的介电材料(诸如氧化硅、氮化硅)、低k电介质(诸如碳掺杂氧 化物)、极低k电介质(诸如多孔碳掺杂二氧化硅)、它们的组合等制成第一钝化层107。可以 通过诸如化学汽相沉积（CVD)的工艺形成第一钝化层107,然而，也可以利用任何合适的工 艺，并且第一钝化层107的厚度可以介于约0. 5 μ m和约5 μ m之间，诸如约9. 25
【权利要求】
1. 一种半导体器件，包括： 图案化正型光敏材料，位于衬底上方，所述图案化正型光敏材料包括开口； 晶种层，沿着所述开口；以及 导电材料，邻近所述晶种层。
2. 根据权利要求1所述的半导体器件，进一步包括：图案化负型光敏材料，位于所述衬 底和所述图案化正型光敏材料之间。
3. 根据权利要求2所述的半导体器件，其中，所述图案化负型光敏材料包括负型光敏 聚酰亚胺材料。
4. 根据权利要求1所述的半导体器件，其中，所述图案化正型光敏材料包括正型光敏 聚酰亚胺材料。
5. 根据权利要求1所述的半导体器件，其中，所述导电材料形成后钝化互连件，其中， 所述后钝化互连件进一步包括： 接触区域；以及 布线，与所述接触区域横向分隔开。
6. 根据权利要求5所述的半导体器件，其中，所述后钝化互连件具有小于约5 μ m的间 距。
7. 根据权利要求1所述的半导体器件，其中，所述导电材料是铜。
8. -种半导体器件，包括： 图案化负型光敏聚酰亚胺层，位于衬底上方；以及 图案化正型光敏聚酰亚胺层，位于所述图案化负型光敏聚酰亚胺层上方并与所述图案 化负型光敏聚酰亚胺层相接触，所述图案化正型光敏聚酰亚胺层包括至少一个开口。
9. 根据权利要求8所述的半导体器件，进一步包括： 晶种层，沿着所述至少一个开口的侧壁延伸；以及 导电材料，填充所述至少一个开口的其余部分。
10. -种制造半导体器件的方法，所述方法包括： 将第一光敏材料设置在衬底上方的导电区域上方； 图案化所述第一光敏材料，以去除未曝光的第一光敏材料并暴露所述导电区域； 将第二光敏材料设置在所述第一光敏材料上方； 图案化所述第二光敏材料，以去除曝光的第二光敏材料并暴露所述导电区域，图案化 所述第二光敏材料形成图案化的第二光敏材料和位于所述图案化的第二光敏材料中的至 少一个开口；以及 沿着所述至少一个开口的侧壁形成晶种层。
【文档编号】H01L23/485GK104051380SQ201310470717
【公开日】2014年9月17日 申请日期:2013年10月10日 优先权日:2013年3月15日
【发明者】黄毓毅, 郭宏瑞, 刘重希 申请人:台湾积体电路制造股份有限公司