作为热电容和散热装置的无源组件的制作方法
【专利摘要】本发明涉及作为热电容和散热装置的无源组件。器件和技术的代表性实施提供了部署在分层印刷电路板（PCB）之间的芯片管芯的改进的热性能。无源组件可以策略性地安置在PCB的一个或者多个表面上。无源组件可以被布置来从芯片管芯传导走由芯片管芯生成的热量。
【专利说明】作为热电容和散热装置的无源组件
【技术领域】
[0001]本发明涉及作为热电容和散热装置的无源组件。
【背景技术】
[0002]过去几年半导体技术的发展已经允许保持品质因数(FoM)和电路效率，或者甚至在一些改进的情形中，随着半导体器件的尺寸不断地收缩。这意味着，现代集成电路器件(例如，芯片管芯或者功率半导体器件)相比之前几代小片通常具有较少的连接区域(或者覆盖区域(footprint))，并且它具有大得多的单位给定区域的有效功率密度。这也意味着，在给定区域之上的热负荷也增加了。
[0003]示范性的使用收缩形状因子的半导体技术包括嵌入式管芯和封装技术。在一个例子中，集成电路(IC)芯片管芯可以安置在印刷电路板(PCB)的核心层之内，或者在多层电路板的层之间。这个技术为其它的电路组件腾出了 PCB层表面上的表面区域。因而，导致更大应用特征集的更多组件可以被包含在更小的封装之内。在PCB之内的管芯的热量管理对于可预测的电路性能以及延长半导体器件和关联的封装和电路拓扑的寿命(尤其当考虑热负荷的增加时候)是重要的。
【发明内容】
[0004]根据本发明的一个方面，提供了一种系统，所述系统包括:包括至少第一层和第二层的印刷电路板(PCB);部署在第一层和第二层之间的芯片管芯；以及至少一个无源组件，其策略性地安置在第一层或者第二层中的一个的外表面上，并且被布置来从芯片管芯传导走由芯片管芯生成的热量。
[0005]根据本发明的另一个方面，提供了一种方法，所述方法包括:策略性地在印刷电路板(PCB)的第一层或者第二层中的一个的外表面上安置无源组件，使得无源组件从芯片管芯传导走由部署在第一层和第二层之间的芯片管芯生成的热量；以及在该位置处耦合无源组件到PCB的第一层或者第二层中的一个的外表面。
[0006]【专利附图】
【附图说明】
[0007]详细的描述参照附图来被阐明。在图中，参考数字最左边的(多个)位识别参考数字第一次出现在其中的图。在不同的图中，相同参考数字的使用指示类似或者相同的项。
[0008]为了该讨论，在图中所图示的器件和系统被示出为具有多个组件。如于此所描述的那样的装置和/或者系统的各种实施可以包括更少的组件，并且保持在本公开的范围之内。可替换地，装置和/或者系统的其它实施可以包括附加的组件，或者所描述的组件的各种组合，并且保持在本公开的范围之内。
[0009]根据实施，图1A是包括PCB、IC芯片管芯和其它分立电路组件的示例热管理布置的横截面剖面图。[0010]图1B是图1A的示例布置的透视图。图示示出了有关分立组件的嵌入式芯片小片的示例位置。
[0011]图2是图1A的布置的下侧的透视图，示出了例如安装在PCB的下侧的附加的分立组件。
[0012]图3A是根据实施的图1A的示例布置的第一剖面透视图，示出了有关分立组件的嵌入式芯片管芯。
[0013]图3B是根据实施的图1A的示例布置的第二剖面透视图，示出了有关分立组件的另一个嵌入式芯片管芯。
[0014]图4是图1A的布置的下侧的剖面透视图，示出了例如有关安装在PCB下侧上的附加分立组件的嵌入式芯片管芯。
[0015]图5是图示了根据实施的用于改进嵌入在分层印刷电路板(PCB)之内的芯片管芯的热性能的示例工艺的流程图。
【具体实施方式】
[0016]器件和技术的代表性实施提供了部署在分层的印刷电路板(PCB)之内的芯片管芯的改进的热性能。无源组件可以策略性地安置在PCB的一个或者多个表面上。无源组件可以被布置来从芯片管芯传导走由芯片管芯生成的热量。
[0017]在实施中，无源组件是包括芯片管芯的电路的一部分。例如，无源组件可以传导电流，其作为包括形成在芯片管芯上的电路组件的电路的一部分。电流可以经过一个或者多个无源组件，以及经过形成在芯片管芯上的电路或者电路组件的部分。
[0018]在另一个实施中，无源组件可以被放置或者定位，使得无源组件的部分重叠芯片管芯的部分。例如，无源组件的电接触或者端子可以重叠芯片管芯的接触区域。
[0019]在可替换的实施中，无源组件可以被策略性地或者考虑周到地放置或者定位，来优化芯片管芯的冷却能力。在一个例子中，安置无源组件，使得它形成了关于芯片管芯的热电容。在另一个例子中，安置无源组件，使得它形成了关于芯片管芯的散热装置。
[0020]关于电和电子组件以及变化的载体的各种实施和布置被讨论。当提及具体的组件(即，集成电路芯片小片、电阻器、电容器、电感器、扼流圈(chokes)等)时，这不意图是限制性的，并且用于讨论的容易和图示的方便。关于芯片管芯的所讨论的技术和器件可应用于任何类型或者数目的电组件(例如，传感器、晶体管、二极管等)、电路(例如，集成电路、模拟电路、数字电路、混合电路、ASICS、存储器件、处理器等)、组件组、封装的组件、结构等等，其可以被完整地或者部分地嵌入到诸如分层印刷电路板(PCB)之类的载体之内。此外，关于无源组件的所讨论的技术和器件可应用于任何类型或者数目的分立组件(例如，电阻器、电容器、电感器、扼流圈、线圈、忆阻器(memristor)等)、组件组等等。附加地,关于印刷电路板(PCB)的所讨论的技术和器件可应用于芯片管芯可以被完整地或者部分地安装在其上或者其之内的其它类型的载体(例如，板、芯片、晶片、衬底、封装、容器、罐、模块等)。
[0021]各种术语在此公开中被使用。如本领域的技术人员所领会的那样，芯片管芯可以指的是半导体器件/管芯、半导体功率器件/管芯等等；IC管芯或者器件可以被理解为包括提供诸如IC驱动器或者IC控制器之类的特定级别的功能性的电组件(例如，晶体管);并且组件可以被理解为包括可以被封装或者容纳在IC体中的电路元件(例如，电容器)。[0022]通过使用多个例子，以下更详细地解释实施。即使各种实施和例子在这里及以下被讨论，但是通过组合单独的实施和例子的特征以及元件，另外的实施和例子可以是可能的。
[0023]示例布置
图1A是根据实施的包括印刷电路板(PCB) 102、集成电路(IC)芯片管芯104以及其他无源电路组件106、108和110的示例热管理布置100的横截面剖面视图。图1B是图1A的示例布置100的透视图。图2是图1A的布置100的下侧的透视图，例如示出了安装在下侧上的(多个)无源组件110。
[0024]图3A、3B和4是根据各种实施的图1A的示例布置100的剖面透视图，示出了与数个无源组件106、108和110的位置有关的嵌入式芯片小片104的示例位置。
[0025]布置100表示了于此被讨论的技术和器件借以可以被应用的示例环境。例如，芯片管芯104表示了可以安置在(例如，部分地或者完整地嵌入等)PCB 102的层之内的任何以及全部的电器件。组件106、108和110表示了可以安置在PCB 102的层表面上的任何以及全部的无源组件。于此所描述的关于布置100的技术、组件和器件不被限制于在图1A至4中的图示，并且在没有离开本公开的范围的情况下，可以被应用于包括其它电组件的其它设计、类型、布置和构造。在一些情形中，可替换的组件可以被用来实施于此所描述的技术。在各种实施中，布置100可以是独立的模块，或者它可以是系统、组件、结构等等的部分。
[0026]在实施中，PCB 102包括多个层112。例如，PCB 102可以具有两个层112，如在图1A中示出的那样，或者它可以包括更少或者更多的层112。在一个实施中，PCB 102包括安置在层112中的两层之间的“核心”层114。
[0027]在可替换的实施中，芯片管芯104安置在两个层112之间，并且可以被嵌入到核心层114之内。在一个实施中，芯片管芯104完整地安置在PCB 102的层112之内。在可替换的实施中，芯片管芯104部分地安置在PCB 102的层112之内。例如，芯片管芯104的一个或者多个表面可以被暴露，或者延伸到PCB 102的外边，而芯片管芯104部分地安置在PCB102之内。
[0028]在实施中，如在图1A至4中示出的那样，布置100包括一个或者多个无源组件106、108和110。例如，如以上讨论的那样，无源组件(106、108、110)可以包括电阻器、电容器、电感器、扼流圈、线圈、忆阻器等等中的一个或者多个。在各种实施中，(多个)无源组件(106、108、110)是包括芯片管芯104的电路的一部分。例如，无源组件(106、108、110)，其作为包括形成在芯片管芯104上的电路组件的电路的部分，可以传导电流(或者阻塞或者变换电流等)。电流可以经过一个或者多个无源组件(106、108、110)，以及经过芯片管芯104的部分，其包括形成在芯片管芯104上的电路或者电路组件。
[0029]例如，在图1A至4中图示的布局示出了诸如同步降压或者半桥之类的电路设计。芯片小片104例如由低和高侧晶体管(例如，场效应晶体管(FET)等)表示。无源组件106被例如放置在输入电压Vin和接地GND之间的输入电容器表示。无源组件108由例如放置在输出电压Vout和GND之间的输出电容器表不。无源组件110例如由输出电感器表不。在实施中，如在图1A至4中示出的那样，无源组件(106、108、110)关于芯片小片104的放置提供了优化的电路性能(例如，功率效率、速度等)。
[0030]在可替换的实施中，一个无源组件(106、108、110)可以被包括在布置100中，在其中无源组件(106、108、110)策略性地安置在PCB 102的一层112的外表面上，或者多个无源组件(106、108、110)可以被包括在布置100中，在其中无源组件(106、108、110)策略性地安置在PCB 102的任一或者任何层112的外表面上。例如，一个或者多个无源组件(106、108、110)可以安置在PCB 102的每个层112上，或者安置在多层PCB 102的一个或者多个层112上。
[0031]在实施中，(例如诸如在图1A至4中示出的半桥电路设计之类的)电路被设计并且被布局(laid out)在多层PCB 102上，用于电路元件的优化性能，包括优化的热性能。例如，电路被设计并且布局，使得电路元件具有优化的运行速度、阻抗特性、功能特性、功耗分布图(profiles)、寄生性能、寿命等等，并且也提供由电路元件(并且尤其是芯片小片104)生成的热量的优化的管理。在一个实施中，该电路没有利用常规的散热装置(例如，不是(多个)流路径的一部分的散热装置等)。
[0032]在各种实施中，一个或者多个无源组件(106、108、110)策略性地安置在PCB 102的一个或者多个层112上，来从芯片管芯104传导走由芯片管芯104生成的热量。例如，无源组件(106、108、110)被考虑周到地放置，来改进芯片管芯104的冷却能力。
[0033]在实施中，无源组件(106、108、110)的冷却效果基于无源组件(106、108、110)关于芯片小片104的策略性放置而被开发。无源组件(106、108、110)的接近允许由芯片管芯104生成的热量通过直接接触或者通过热电容来被热传导到无源组件(106、108、110)，并且耗散到环境中。例如，如在图1A至4中示出的那样，无源组件(106、108、110)可以被考虑周到地或者策略性地放置在芯片小片104之上或者下面。在一个实施中，如在图1A至4中示出的那样，一个或者多个无源组件(106、108、110)策略性地安置在PCB 102的一个或者多个层112的外表面上，并且重叠芯片管芯104的至少一部分。无源组件(106、108、110)策略性的重叠能够优化在芯片管芯104和无源组件(106、108、110)之间的热量转移。
[0034]在实施中，无源组件(106、108、110)的表面区域和/或者质量协助耗散热量到环境中。在各种实施中，无源组件(106、108、110)的表面区域和/或者质量越大，无源组件(106、108、110)的热耗散能力越大。
[0035]在一个实施中，无源电路组件(106、108、110)具有基本上平面的形式。例如，无源组件(106、108、110)的平面形式可以被布置来平行于PCB 102的层112。在可替换的实施中，无源组件(106、108、110)的平面形式可以被布置，来以其它方式定向(例如，垂直、对角等等)到PCB 102的层112。
[0036]在另一个实施中，如在图1B至4中图示的那样，无源电路组件(106、108、110)具有可测量的长度、宽度和深度。例如，无源组件(106、108、110)具有三维形式(例如，厚度)并且包括基本上比无源组件(106、108、110)的覆盖区域大的表面区域。在各种实施中，取决于无源组件(106、108、110)的材料，三维无源组件(106、108、110)具有基本上比类似覆盖区域的平面无源组件(106、108、110)大的热耗散能力。这归于胜过基本上平面的无源组件(106、108、110)的三维无源组件(106、108、110)的增加了的表面区域和/或者质量。
[0037]在实施中，在芯片管芯104之上(或者下面)的无源组件(106、108、110)的位置或者放置帮助以类似于热量管道或者散热器(heat spreader)的方式从芯片管芯104运输走热量。例如，来自芯片管芯104的热量可以被散布到等于无源组件(106、108、110)的表面区域和/或者质量的表面区域和/或者质量上，从而改进系统之内的热耗散的效率。在一些情形中，例如，侧面的热量转移(例如，热量散布)可以用更厚的无源组件(106、108、110)来
进一步被改进。
[0038]在一个实施中，无源电路组件(106、108、110)的一个或者多个端子连接116和/或者耦合无源电路组件(106、108、110)到PCB 102的焊接材料118贡献于从芯片管芯104传导走由芯片管芯104生成的热量。例如，端子116、焊料118以及无源组件(106、108、110)被焊接到的焊盘，全部可以加到可用于冷却芯片管芯104 (例如，耗散来自芯片管芯104的热量)的表面区域。
[0039]在一个实施中，一个或者多个无源组件(106、108、110)的接触端子116被放置在芯片管芯104之上(或者下面)，具有无源组件(106、108、110)的接触端子116和芯片管芯104的(多个)接触端子(没有示出)之间的隔离(例如，电绝缘层等)。在实施中，一个或者多个无源组件(106、108、110)被热耦合到芯片管芯104，从而形成热电容。来自芯片管芯104的热量由于热电容可以通过绝缘层来被传导到无源组件(106、108、110)。
[0040]在另一个实施中，芯片管芯104的一个或者多个传导端子被电和/或者机械地率禹合到至少一个无源组件(106、108、110)的一个或者多个接触端子116。在各种实施中，耦合可以通过焊接等等。在实施中，来自芯片管芯104的热量可以通过端子116的电/机械连接(包括焊接接合点118等等来被直接传导到(多个)无源组件(106、108、110)。
[0041]针对布置100的不同安装配置有不同的实施可以是可能的。在可替换的实施中，布置100的各种其它组合和设计也在本公开的范围之内。变化可以具有比在图1A到图4中示出的例子中图示的元件少的元件，或者它们可以具有比示出的那些更多或者可替换的元件。
[0042]代表性的工艺
根据各种实施，图5图示了用于改进安置在载体(例如，诸如PCB 102之类)之内的芯片管芯(例如，诸如芯片管芯104之类)的热性能的代表性工艺500。在各种实施中，芯片管芯可以被部分地或者完整地嵌入在PCB的层之内。工艺500参照图1至4来被描述。
[0043]工艺被描述的顺序不意图被理解为限制，并且任何数目的被描述的工艺框能够以任何顺序被组合来实施该工艺或者可替换的工艺。附加地，在没有离开于此被描述的主题的精神和范围的情况下，单独的框可以被从工艺中删除。此外，在没有离开于此被描述的主题的范围的情况下，工艺能够以任何合适的材料或者其组合来被实施。
[0044]在框502处，工艺包括策略性地放置无源组件(例如，诸如无源组件106、108、110之类)在印刷电路板(PCB)(例如，诸如PCB 102之类)的第一层或者第二层(例如，诸如层112之类)的外表面上。在各种实施中，PCB可以具有任何数目的层。在一个实施中，无源组件从芯片管芯传导走由部署在第一层和第二层之间的芯片管芯所生成的热量。
[0045]在框504处，工艺包括在策略性的位置处耦合无源组件到PCB的第一层或者第二层的外表面。
[0046]在实施中，工艺包括耦合第二无源组件到PCB的第一层或者第二层的另一个的外表面上的预定的位置，使得第二无源组件从芯片管芯传导走由芯片管芯生成的热量。
[0047]此外，在一些实施中，工艺包括策略性地耦合多个无源组件到多层PCB的第一层的外表面和/或者第二层的外表面，使得无源组件从芯片管芯传导走由嵌入在PCB的两个层之间的芯片管芯生成的热量。在实施中，无源组件作为包括芯片管芯的电路的一部分而传导电流。因此，无源组件是包括芯片管芯和无源组件的电路的一部分。
[0048]在各种实施中，(多个)无源组件可以通过使用各种技术(例如，焊接、压合、连接器、表面安装技术、通孔技术等)来被耦合到(多个)表面。
[0049]在各种实施中，第一无源组件和第二无源组件(以及被布置用于热量管理的任何其它无源电路组件)从包括以下的集合中被选择:电阻器、电容器、电感器和扼流圈。在可替换的实施中，无源组件可以包括其它器件、元件、电路等等。
[0050]在实施中，工艺包括在PCB的第一层或者第二层的外表面上局域化(多个)无源组件，来优化芯片管芯的冷却能力。例如，在实施中，工艺包括在芯片管芯预定的部分之上重叠(多个)无源组件的一个或者多个终止(termination)接触。例如，芯片管芯预定的部分可以包括芯片管芯的传导接触，等等。
[0051]在一个实施中，工艺包括从芯片管芯电隔离(多个)无源组件。例如，电绝缘层(例如绝缘PCB层等)可以被部署在(多个)无源组件和芯片管芯之间。在实施中，工艺包括由(多个)无源组件通过电容性热转移来从芯片管芯传导走由芯片管芯生成的热量。
[0052]在一个实施中，工艺包括考虑周到地定位无源组件，来形成关于芯片管芯的热电容。例如，这可以包括在无源组件和芯片管芯之间的隔离层的使用。在另一个实施中，工艺包括考虑周到地定位无源组件，来形成关于芯片管芯的散热装置。例如，这可以包括直接耦合(例如，电和/或者机械耦合)无源组件到芯片管芯。在一个实施中，无源组件的端子机械地耦合到芯片管芯的端子。
[0053]在可替换的实施中，其它技术可以以各种组合被包括在工艺500中，并且保持在本公开的范围之内。
[0054]结论
尽管本公开的实施已经以特定于结构化特征和/或者方法论动作的语言来被描述，但是应该理解的是，该实施不必限制于所描述的具体的特征或者行为。相反，具体的特征和动作作为实施示例器件和技术的代表性形式而被公开。
【权利要求】
1.一种系统，包括: 包括至少第一层和第二层的印刷电路板(PCB)； 部署在第一层和第二层之间的芯片管芯；以及 至少一个无源组件，其策略性地安置在第一层或者第二层中的一个的外表面上，并且被布置来从芯片管芯传导走由芯片管芯生成的热量。
2.根据权利要求1所述的系统，进一步包括第二无源组件，其策略性地安置在PCB的第一层和第二层中的另一个的外表面上，并且被布置来从芯片管芯传导走由芯片管芯生成的热量。
3.根据权利要求1所述的系统，进一步包括多个无源组件，其策略性安置在PCB的第一层或第二层的外表面上，而多个无源组件中的每个都重叠芯片管芯的部分。
4.根据权利要求3所述的系统，其中， 多个无源组件中的每个都被电耦合到芯片管芯的一个或者多个接触。
5.根据权利要求3所述的系统，其中， 多个无源组件中的每个都被热耦合到芯片管芯。
6.根据权利要求5所述的系统，进一步包括部署在多个无源组件中的一个或者多个和芯片管芯之间的电绝缘层。
7.根据权利要求1所述的系统,其中， 无源组件包括电阻器、电容器、电感器和扼流圈中的一个。
8.一种方法，包括: 策略性地在印刷电路板(PCB)的第一层或者第二层中的一个的外表面上安置无源组件，使得无源组件从芯片管芯传导走由部署在第一层和第二层之间的芯片管芯生成的热量；以及 在该位置处耦合无源组件到PCB的第一层或者第二层中的一个的外表面。
9.根据权利要求8所述的方法，进一步包括在芯片管芯的预定的部分之上重叠无源组件的一个或者多个终止接触。
10.根据权利要求9所述的方法，其中， 芯片管芯的预定的部分包括芯片管芯的传导接触。
11.根据权利要求8所述的方法，进一步包括从芯片管芯电隔离无源组件。
12.根据权利要求11所述的方法，进一步包括由无源组件通过电容性热转移来从芯片管芯传导走由芯片管芯生成的热量。
13.根据权利要求8所述的方法，进一步包括在PCB的第一层或者第二层中的一个的外表面上局域化无源组件，来优化芯片管芯的冷却能力。
14.根据权利要求8所述的方法，进一步包括耦合第二无源组件到PCB的第一层或者第二层中的另一个的外表面上的预定的位置，使得第二无源组件从芯片管芯传导走由芯片管芯生成的热量。
15.根据权利要求14所述的方法，进一步包括通过使用表面安装技术来耦合第一无源组件和/或者第二无源组件到各自的外表面。
16.根据权利要求14所述的方法，其中， 第一无源组件和第二无源组件从包括下列的集合中被选择:电阻器、电容器、电感器和扼流圈。
17.根据权利要求8所述的方法，其中， 无源组件作为包括芯片管芯的电路的一部分来传导电流。
18.根据权利要求17所述的方法，进一步包括考虑周到地定位无源组件来形成关于芯片管芯的热电容。
19.根据权利要求17所述的方法，进一步包括考虑周到地定位无源组件来形成关于芯片管芯的散热装置。
20.根据权利要求1所述的系统，其中， 至少一个无源组件的接触端子被耦合到芯片管芯的传导端子。
21.根据权利要求1所述的系统，其中， 至少一个无源组件的端子连接和/或者耦合至少一个无源组件到PCB的焊接材料贡献于从芯片管芯传导走由芯片管芯生成的热量。
22.根据权利要求2所述的系统，其中， 至少一个无源组件具有基本上平面的形式，所述平面形式平行于PCB的多个层。
23.根据权利要 求1所述的系统，其中， 至少一个无源组件具有长度、宽度、深度，并且包括比至少一个无源组件的覆盖区域基本上大的表面区域。
【文档编号】H01L23/34GK103904046SQ201310489496
【公开日】2014年7月2日 申请日期:2013年10月18日 优先权日:2012年10月18日
【发明者】M.保卢奇, M.斯坦丁 申请人:英飞凌科技奥地利有限公司