电子部件、包括它的电子装置及电子装置的制造方法

电子部件、包括它的电子装置及电子装置的制造方法
【专利摘要】本发明涉及电子部件、包括它的电子装置及电子装置的制造方法。电子部件包括电极部和形成在电极部上的钎料部。在电子部件中，电极部包括在电极部的顶表面上的相对于钎料部的组分均具有不同扩散系数的第一导电部和第二导电部，并且钎料部形成在第一导电部和第二导电部上。
【专利说明】电子部件、包括它的电子装置及电子装置的制造方法
【技术领域】
[0001]本公开内容涉及电子部件、包括电子部件的电子装置以及电子装置的制造方法。【背景技术】
[0002]使用称作柱(也称作柱子)的电极的电子部件(例如半导体元件)已经众所周知。使用形成在电极上的钎料将电子部件中的电极接合到对应电子部件中的电极(例如，柱)以电连接电极两者的技术已经众所周知。在接合工艺期间可能发生电极组分与钎料组分的扩散和反应。在电极上形成与电极相比具有难以发生钎料组分的扩散和反应的性质的阻挡层的技术与也众所周知。
[0003]此外，通常地，从抑制钎料组分的扩散和反应的角度来看，在钎料凸点和下面的焊垫之间形成阻挡金属的技术已经众所周知。例如参见日本公开特许公报第2010-263208号以及日本公开特许公报第2003-31576号。

【发明内容】

[0004]因此，通过使用钎料提供接合两个电子部件的可靠的接合技术是本发明中的一个方面的目的。根据本发明的一个方面，电子部件包括电极部和形成在电极部上的钎料部。在电子部件中，电极部包括相对于钎料部的组分具有不同扩散系数并且形成在电极部的顶表面上的第一导电部和第二导电部，并且钎料部形成在第一导电部和第二导电部上。
【专利附图】

【附图说明】
[0005]图1A和图1B为示出示例性半导体器件的图。
[0006]图2为示出示例性端子的图。
[0007]图3A和图3B为端子之间的接合的实施例的说明图。
[0008]图4A和图4B为示出根据第一实施方案的示例性端子的图。
[0009]图5A至图为根据第一实施方案的端子之间的接合的实施例的说明图。
[0010]图6A和图6B为根据第一实施方案的端子之间的接合的另一实施例的说明图。
[0011]图7A至图7C为根据第一实施方案的端子形成方法的实施例的说明(第一)图。
[0012]图8A至图8D为根据第一实施方案的端子形成方法的实施例的说明(第二)图。
[0013]图9A至图9D为根据第一实施方案的端子形成方法的实施例的说明(第三)图。
[0014]图1OA至图1OD为端子形成方法的两个其它实施例的说明图。
[0015]图1lA至图1lD为端子形成方法的两个其它实施例的其它说明图。
[0016]图12A和图12B为示出根据第二实施方案的示例性端子的图。
[0017]图13A至图13D为根据第二实施方案的端子之间的接合的实施例的说明图。
[0018]图14A和图14B为根据第二实施方案的端子之间的接合的另一实施例的说明图。
[0019]图15A至图15D为根据第二实施方案的端子形成方法的实施例的说明(第一)图。
[0020]图16A至图16D为根据第二实施方案的端子形成方法的实施例的说明(第二)图。[0021]图17A和图17B为示出根据第三实施方案的示例性端子的图。
[0022]图18A至图18D为根据第三实施方案的端子之间的接合的实施例的说明图。
[0023]图19A和图19B为根据第三实施方案的端子之间的接合的另一实施例的说明图。
[0024]图20A至图20D为根据第三实施方案的端子形成方法的实施例的说明(第一)图。
[0025]图21A至图21D为根据第三实施方案的端子形成方法的实施例的说明(第二)图。
[0026]图22A至图22C为示出在回流工艺之后的另一示例性端子的图。
[0027]图23为示出评价的结果的实施例的图。
【具体实施方式】
[0028]当通过钎焊方法将电子部件中的电极与其它的电子部件中的其它的电极进行接合时，由于电极组分与形成在电极上的钎料组分的扩散和反应使接合部的体积减少的情况可以发生，因而接合部在接合期间或者在接合之后断裂。即使当在电极上形成阻挡层时，存在以下担忧:钎料组分可能沿着阻挡层的侧表面扩散到下电极并且与电极反应以取决于例如电极和钎料的材料以及接合条件(例如电子部件的压力量以及阻挡层上的钎料的量)而引起接合部的体积的减少以及接合部的断裂。
[0029]根据本公开内容的一个方面，提供了包括电极部和形成在电极部上的钎料部的电子部件。在电子部件中，电极部包括相对于钎料部的组分具有不同扩散系数并且形成在电极部的顶表面上的第一导电部和第二导电部，并且钎料部形成在第一导电部和第二导电部上。
[0030]此外，根据本公开内容的另一方面，提供了包括电子部件的电子装置以及制造电子装置的方法。
[0031]根据公开的技术，相对于钎料部的组分具有不同扩散系数的导电部设置在电极部的顶表面上以引起在与对应端子接合期间发生在导电部之一处的优先扩散和反应。因此，可以抑制钎料部从顶表面扩散到电极部的侧表面。因此，抑制了接合部的断裂以提高电子部件之间的连接的可靠性。
[0032]首先将描述电子部件之间的连接的技术。例如，作为将半导体元件(例如，半导体芯片)连接至电路基板的技术，将半导体芯片安装在电路基板上以通过布线将半导体芯片的端子与电路基板的端子连接的接合引线接合技术已经众所周知。此外，随着连接端子的数目的增加，将半导体芯片和电路基板彼此面对以对半导体芯片和电路基板的端子进行连接的芯片倒装接合技术已经被利用。
[0033]图1为示出示例性半导体器件的图。图1A为半导体器件的实施例的俯视图并且图1B为沿线L-L所截取的半导体器件的横截面图。如图1A和图1B所示，半导体器件100包括半导体芯片110和电路基板120。如图1B所示，半导体芯片110包括设置在半导体芯片110的表面上的多个连接端子111。如图1B所示，电路基板120包括导电部121 (例如，导线、过孔和通孔)以及设置在导电部121周围的绝缘部分122。电极端子121a设置在电路基板120中与半导体芯片110的每个连接端子111的位置相对应的位置处。半导体芯片110布置为与电路基板120相对并且将每个连接端子111接合到相应的电极端子121a，因而，半导体芯片110与电路基板120电连接。
[0034]如图1B所示，可以将底部填充材料130填充在半导体芯片110与电路基板120之间。此外，外部连接端子123 (例如钎料球)可以设置在电路基板120的与半导体芯片110的表面相对的表面上使得安装有半导体芯片110的电路基板120能够使用外部连接端子123与其它电路基板连接(例如，二次安装)。
[0035]接合材料(例如钎料或铜(Cu))正广泛地用在芯片倒装接合技术中的端子部分中。从增加端子的数目以及提高连接的可靠性的角度来看，除了使用凸点(例如钎料球)的方法以外，可以通过用例如铜(Cu)形成柱电极、并且将钎料形成在柱电极上以与对应端子(例如，柱电极)接合的接合方法来形成端子。对于钎料，考虑到环境影响，使用不包含铅(Pb)的无铅钎料。
[0036]除了半导体芯片的端子以外，可以在提供有半导体芯片的电路基板的端子或半导体器件的端子(例如，半导体器件封装件)中类似地采用包括以上所述的柱电极的端子的结构。
[0037]作为无铅钎料的主要组分的锡(Sn)的扩散系数相对于铜较高。因此，当在端子的接合期间通过加热使钎料熔化时，锡(Sn)和铜(Cu)彼此进行扩散和反应，因而，包含锡(Sn)和铜(Cu)的金属间化合物(MO形成在端子之间的接合部上。当锡(Sn)和铜(Cu)的扩散和反应通过在接合工艺期间所生成的加热或者在接合工艺之后所生成的加热(例如，在二次安装期间所生成的加热或者由在半导体芯片的操作期间的热生成所引起的加热)而进行时，可能发生例如端子之间的接合部的体积的减小以及锡(Sn)腐蚀到端子的下层的布线部分的现象。
[0038]考虑到这样的现象，可以使用具有与铜(Cu)的反应性相比与锡(Sn)的反应性更低(例如，对于锡具有低扩散系数)的材料，例如，将镍(Ni)层作为阻挡金属层形成在由铜制成的柱电极上以抑制锡和铜的反应。
[0039]图2为示出端子的实施例的图。在此，将通过实施例的方式描述半导体芯片的端子的结构。示例性半导体芯片的主要部分的横截面示意性地示出在图2中。如图2所示的半导体芯片200包括从设置在主体部分210上的布线部分210a突出的端子220。此外，为了便于描述，例示出单个端子220，但是也可以将多个端子220设置在主体部分210上。端子220包括设置在布线部分210a上的柱电极221、设置在柱电极221上的阻挡金属222以及形成在阻挡金属222上的钎料223。例如，在柱电极221中使用铜，阻挡金属222中使用镍，并且在钎料223中使用包含锡(Sn)作为主要组分的材料。
[0040]如上所述，钎料223通过阻挡金属222形成在柱电极221上以在半导体芯片200的接合期间或者在接合之后的加热期间抑制钎料223中的锡(Sn)与柱电极221中的铜的扩散和反应。然而，即使在采用在柱电极221上设置有阻挡金属222的端子220时，也可能发生如图3所示的钎料223的锡(Sn)与柱电极221的铜反应的情况。
[0041]图3为示出端子之间的接合的实施例的图。在此，将通过实施例的方式描述如图2所示的设置有端子的半导体芯片的接合。图3A和图3B分别示出经受接合的示例性半导体芯片的主要部分的横截面。
[0042]当例如将其上设置有如图2所示的端子220的半导体芯片200彼此接合时，其上设置有上半导体芯片200和下半导体芯片200的阻挡金属222的柱电极221以这样的方式彼此接合:如图3A所示，将钎料223置于柱电极221之间。在这种情况下，包含在钎料223中的锡(Sn)可以沿着阻挡金属222的侧表面朝柱电极221的侧表面优先扩散，该柱电极221由具有比由镍(Ni)制成的阻挡金属222的扩散系数更高的扩散系数的铜制成。以上所述的扩散可以在材料为如所示的锡(Sn)和铜(Cu)的组合的情况或者在钎料223在接合期间从阻挡金属222的顶表面扩散到侧表面的情况下更容易地发生。此外，随着在接合之前形成在阻挡金属222上的钎料223的量逐渐增加，钎料223从阻挡金属222的顶表面扩散到侧表面的情形更容易发生。此外，随着在接合期间用于半导体芯片200的压力的量逐渐增加，该情形更容易发生。
[0043]当钎料223中的锡(Sn)沿着阻挡金属222的侧表面扩散到由铜制成的柱电极221的侧表面并且与铜反应时，如图3A所示，包含锡(Sn)和铜(Cu)的化合物221a可以形成在柱电极221的侧面上。当包含在钎料223中的锡(Sn)的扩散的量增加时，与柱电极221中的铜(Cu)反应的量增加，并且因而，如图3B所示化合物221a可以形成在柱电极221的侧面中的更大范围上。如上所述，当钎料223中的锡(Sn)扩散到柱电极221的侧表面并且消耗在于侧表面处形成化合物221a时，在彼此相对的柱电极221之间(阻挡金属222之间)的空间中剩余的钎料223的量降低。在这种情况下，如图3B所示在柱电极221之间的钎料223中产生断裂部分223a，可能发生柱电极221之间的连接失效。
[0044]此外，当从阻挡金属222的顶表面扩散到柱电极221的侧表面的锡(Sn)进一步扩散到达柱电极221下面的布线部分210a时,锡(Sn)与布线部分210a的组分反应而腐蚀布线部分210a(例如，腐蚀部分223b)，并且因此，可能存在以下担忧:可能发生布线部分210a的失效。
[0045]可以考虑可以通过用例如聚酰亚胺树脂膜覆盖柱电极221的侧表面而抑制锡(Sn)的扩散的方法。然而，在这样的膜没有充分地粘附于柱电极221的侧表面的情况下，难以实现对扩散的必要的抑制。
[0046]在设置有半导体芯片的半导体封装件的端子中，或者在除了半导体芯片的端子之外的电路基板的端子中也可以采用如图2所示的包括柱电极221、阻挡金属222以及钎料223的端子220的结构。也可以在各种电子部件之间的连接中采用端子220的结构，例如，例如除了半导体芯片之间的连接之外的半导体芯片与电路基板之间的连接、半导体芯片与半导体封装件之间的连接、半导体封装件与电路基板之间的连接、半导体封装件之间的连接以及电路基板之间的连接。以上所述的由钎料223中的锡(Sn)的扩散所引起的断裂部分223a的产生以及布线部分210a的腐蚀也可以在采用端子220的结构的各种电子部件之间的连接中发生。
[0047]考虑到以上问题，作为实施方案的具有以下所述的结构的端子用作电子部件(例如半导体芯片、半导体封装件以及电路基板)的端子。将描述第一实施方案。
[0048]图4为示出根据第一实施方案的示例性端子的图。图4A为示出设置有根据第一实施方案的端子的电子部件的实施例的主要部分的俯视图。图4B为示出设置有根据第一实施方案的端子的电子部件的实施例的主要部分的横截面的横截面图。图4B为沿图4A的线Ll-Ll所截取的横截面图。为了便于描述，钎料的一部分未在图4A中示出。
[0049]图4A和图4B中所不的电子部件IA设置有从设置在主体部分10上的布线部分IOa突出的端子20A。此外，为了便于描述，单个端子20A在图4A中示出，但是可以在主体部分10上设置多个端子20A。
[0050]端子20A包括电极部21和形成在电极部21上的钎料22 (例如，或者钎料部)。端子20A的电极部21包括设置在布线部分IOa上的柱电极21a (例如，导电部)、设置在柱电极21a上的阻挡金属21b (例如，导电部)以及设置在阻挡金属21b上的凸起21c (例如，导电部)。在凸起21c中使用与包含在钎料22中的预定组分反应以形成化合物的材料。
[0051]阻挡金属21b设置为覆盖柱电极21a的顶表面。凸起21c设置在阻挡金属21b的顶表面的一部分上，在该实施例中，设置在阻挡金属21b的顶表面的中心部分上。阻挡金属21b和凸起21在电极部21的顶表面上露出，并且钎料22形成在电极部21上以覆盖露出在电极部21的顶表面上的阻挡金属21b和凸起21。
[0052]在钎料22中使用将锡(Sn)作为主要组分的材料。在电极部21中的柱电极21a中使用例如铜(Cu)等材料。在电极部21的阻挡金属21b和凸起21c中使用包含在钎料22中的组分(在该实施例中，其为相对于锡(Sn)的具有不同扩散系数的材料)。在此，在阻挡金属21b中使用相对于锡(Sn)的扩散系数比凸起21c相对于锡(Sn)的扩散系数低的材料。在阻挡金属21b中使用例如，镍(Ni)，并且在凸起21c中使用例如，铜(Cu)。本文中以下，将通过实施例的方式描述使用以上所例示的材料的端子20A。
[0053]当根据来自其它文献(例如,111^。:/7(1丨€;1；\18；[011.11；[1118.g0.jp/)的值来将铜(Cu)对锡(Sn)的扩散系数与镍(Ni)对锡(Sn)的扩散系数进行比较时，在200°C的温度下铜(Cu)的扩散系数为2.05 X 10, (m2/秒)并且镍(Ni )的扩散系数为1.79 X 10, (m2/秒)。在100°C的温度下铜(Cu)的扩散系数为6.17X10-n(m2/秒)并且镍(Ni )的扩散系数为4.86 X IO^11 (m2/秒)。铜(Cu)对锡(Sn)的扩散系数高于镍(Ni)对锡(Sn)的扩散系数。
[0054]如上所述，阻挡金属21b和具有对锡(Sn)的扩散系数的比阻挡金属21b对锡(Sn)的扩散系数高的凸起21c形成在电极部21的顶表面上，并且因此，包含在钎料22中的锡(Sn)在其它电子部件与电子部件IA的接合的期间优先扩散到凸起21c并且与其反应。因此，可以抑制钎料22中的锡(Sn)朝柱电极21a的侧表面的扩散。
[0055]图5为示出根据第一实施方案的端子之间的接合的实施例的图。在此，如图4所示的设置有端子20A的电子部件IA的接合将通过实施例的方式描述。图5A、图5B、图5C以及图示出在接合期间的电子部件IA的实施例的主要部分。
[0056]端子20A预先设置在待连接的电子部件1A的相应位置上。当将端子20A彼此接合时，如图5A所示设置有端子20A的电子部件1A中的端子20A首先布置为彼此面对。
[0057]随后，如图5B所示，将电子部件1A中的其上形成有阻挡金属21b和凸起21c的柱电极21a以这样的方式彼此接合:通过在以钎料22的熔点或更高的温度加热的同时对电子部件IA进行加压来将钎料22置于柱电极21a之间。在该情况下，包含在钎料22中的锡(Sn)优先地扩散到在与钎料22接触的由镍(Ni)制成的阻挡金属21b和由铜(Cu)制成的凸起21c之中具有较高扩散系数的由铜(Cu)制成的凸起21c并且与其反应以形成化合物23。当钎料22中的锡(Sn)与凸起21c中的铜(Cu)的反应进行时，如图5C所示化合物23继续生长。
[0058]当化合物23在生长时，如图5C所示，随着化合物生长发生柱电极21a之间(例如，阻挡金属21b之间)的接合部的体积收缩。与该实施例类似地，在将铜(Cu)用在凸起21c中的情况下，当铜(Cu)和锡(Sn)彼此反应以形成化合物23时，化合物的晶体紧密排列，并且因此，发生柱电极21a之间的接合部的体积收缩。铜(Cu)的密度为8.9g/cm2，并且锡(Sn)的密度为7.3g/cm2。当这样的铜(Cu)和锡(Sn)彼此反应时，形成铜锡化合物(Cu6Sn5)作为化合物23。当从锡(Sn)和铜(Cu)的金属二元相图预知包含在化合物23中的铜(Cu)对锡(Sn)的质量比时，铜(Cu)对锡(Sn)的质量比为约40:60。化合物23的密度为8.28g/cm2，并且在形成化合物23期间，化合物23的体积减少了约5%。当如图5C所示凸起21c形成在阻挡金属21b的中心部分上时，随着化合物23生长，进一步如图所示，柱电极21a之间的接合部的体积收缩朝阻挡金属21b的中心部分继续。
[0059]如上所述，由铜(Cu)制成的凸起21c形成在由镍制成的阻挡金属21b的中心部分上，并且因而，钎料22中的锡(Sn)优选地扩散到凸起21c并与其反应以形成化合物23。此夕卜，当形成化合物23时，发生柱电极21a之间的接合部朝阻挡金属21b的中心部分的体积收缩。因此，钎料22中的锡(Sn)沿着侧表面向柱电极21的侧表面的扩散可以通过阻止在相对柱电极21之间的空间处的钎料22的扩散流来抑制。此外，钎料22与柱电极21a的过度反应可以通过阻挡金属21b来抑制。因此，在相对柱电极21a之间的接合部中的钎料22减少，并且因而，可以抑制产生断裂部分。
[0060]在由铜(Cu)制成的凸起21c形成在由镍(Ni)制成的阻挡金属21b的中心部分上的端子20A中，当凸起21c中的所有铜(Cu)消耗在与钎料22中的锡(Sn)形成化合物23中时，在该消耗之后不继续形成化合物23。因此，抑制了钎料22中的锡(Sn)的过度扩散。
[0061]如以上所述端子20A设置在电子部件IA上以实施其中电子部件IA高可靠性地连接的电子装置。同时，在电子装置中，不一定将所有的钎料变为用于形成如图所示的接合状态的化合物，并且可以变为用于形成如图5B和图5C所示的接合状态的化合物。在具有如图5B和图5C所示的接合状态的电子装置中，当稍后进行加热时，由于在形成化合物23期间钎料22中的锡(Sn)向凸起21c的优先扩散以及由于体积收缩，所以可以抑制锡(Sn)向柱电极21a的侧表面的扩散和焊接部分的断裂。
[0062]在通过实施例的方式对设置有端子20A的电子部件IA之间的接合进行描述的同时，在将设置有端子20A的电子部件IA与设置有具有不同于端子20A的结构的端子的其它电子部件接合时，可以获得以上所述的效果。
[0063]图6为说明根据第一实施方案的端子之间的接合的另一实施例的图。在图6A的实施例中，电子部件IA与不同于电子部件IA的电子部件300接合。电子部件IA设置有包括以上所述的柱电极21a、阻挡金属21b以及凸起21c的端子20A。同时，电子部件300设置有包括柱电极21a和阻挡金属21b、但不包括凸起21c的端子310。与以上所述类似地，在电子部件IA中的端子20A与电子部件300中的端子310之间的接合中也可以产生钎料22中的锡(Sn)向凸起21c的优先扩散以及根据化合物23的形成产生体积收缩。因此，可以抑制锡(Sn)向柱电极21a的侧表面的扩散以及柱电极21a之间的接合部的断裂。
[0064]在图6B的实施例中，电子部件IA与不同于电子部件IA的电子部件320接合。电子部件IA设置有包括以上所述的柱电极21a、阻挡金属21b以及凸起21c的端子20A，并且电子部件320设置有不包括阻挡金属21b和凸起21c的端子330。同时，端子330可以采用各种形状，例如例如柱电极、焊垫电极以及布线部分。在电子部件IA中的端子20A与电子部件320中的端子330之间的接合中也可以产生钎料22中的锡(Sn)向凸起21c的优先扩散以及根据化合物23的形成产生体积收缩。因此，可以抑制锡(Sn)向柱电极21a或端子330的侧表面的扩散以及柱电极21a之间的接合部的断裂。
[0065]端子20A如以上所述设置在电子部件IA上以实施电子部件IA与其它电子部件高可靠性地连接的电子装置。接下来将描述形成根据如上所述的第一实施方案的端子20A的方法。
[0066]图7至图9为说明根据第一实施方案的端子形成方法的实施例的图。端子形成方法的每个过程中的主要部分的横截面图示意性地示出在图7至图9中。首先如图7A所示制备其中形成有端子20A的基板30。在基板30上形成电子部件IA中的一个或多个主体部分10 (尽管为了便于描述在本文中未示出)。即，存在基板30本身为单个电子部件IA (例如，电路基板)的主体部分10或者包括在基板30中的多个电子部件IA (例如，其中形成有多个半导体芯片的晶片)中的主体部分10的情况。此外，当在基板30中包括多个电子部件IA中的主体部分10时，在在每个主体部分10上形成端子20A之后多个电子部件IA分离为电子部件1A。
[0067]如图7A所示，在所制备的基板30上形成粘附层30a和籽晶层30b。例如，形成厚度为IOOnm的钛(Ti)层作为粘附层30a并且形成厚度为500nm的铜(Cu)层作为籽晶层30b。粘附层30a和籽晶层30b可以使用溅射方法形成。
[0068]随后，如图7B所示，涂覆抗蚀剂31，在抗蚀剂31上执行曝光和显影以在形成基板30的端子20A的区域(例如，与主体部分10的布线部分IOa相对应的区域)处形成开口部分31a。例如,形成直径为10 μ m的开口部分31a。
[0069]随后，利用电镀方法使用籽晶层30b作为供电层来镀铜以在如图7B所示的抗蚀剂31的开口部分31a之内形成柱电极21a。例如，在抗蚀剂31的开口部分31a之内形成高度(厚度)为5 μ m的由铜(Cu)制成的柱电极21a。
[0070]随后，如图8A所示使用电镀方法在抗蚀剂31的开口部分31a之内的柱电极21a上形成阻挡金属21b。例如，在柱电极21a上形成高度(厚度)为3μπι的镍(Ni)层作为阻挡金属21b。
[0071]如图8B所示，在形成阻挡金属21b之后将抗蚀剂31剥离。随后，如图8C所示，涂覆抗蚀剂32，并且对抗蚀剂32执行曝光工艺和显影工艺以在阻挡金属21b的中心部分上形成开口部分32a。例如，在抗蚀剂32上形成直径为8μ m的开口部分32a。
[0072]随后，如图8D所示使用电镀方法在抗蚀剂32的开口部分32a之内的阻挡金属21b上形成凸起21c。例如，在阻挡金属21b上作为凸起21c形成高度(厚度)为2 μ m的铜(Cu)层。因此，形成阻挡金属21b形成在柱电极21a并且凸起21c形成在阻挡金属21b上的电极部21。
[0073]如图9A所示在形成凸起21c之后将抗蚀剂32剥离。随后,如图9B所示,涂覆抗蚀剂33，并且对抗蚀剂33执行曝光工艺和显影工艺以在电极部21的区域上形成开口部分33a。
[0074]随后，如图9C所示使用电镀方法在抗蚀剂33的开口部分33a之内的凸起21c和阻挡金属21b上形成钎料22。例如，形成厚度为3.5 μ m的锡银(SnAg)钎料作为钎料22。此外，待形成的钎料22的体积可以设为是凸起21c的体积的约1.85倍或更小的体积以使钎料22中包含的所有锡(Sn)与铜反应。在该情况下，凸起21c的铜的尺寸被限定为厚度为2 μ m并且直径为8 μ m的圆柱，并且钎料的期望厚度为约3.65 μ m或更小。
[0075]在形成钎料22之后，如图9D所示，将抗蚀剂33剥离，在将抗蚀剂33剥离之后通过蚀刻将籽晶层30b和粘附层30a移除。如图9D所示，在对籽晶层30b和粘附层30a进行蚀刻之后执行回流工艺以形成具有圆形形状的钎料22。同时，可以省略图9D的回流工艺。
[0076]根据图7A至图9D的工艺形成端子20A，其中钎料22形成为覆盖形成在柱电极21a上的阻挡金属21b以及形成在阻挡金属21b的中心部分上的凸起21c。
[0077]与根据第一实施方案的端子20A类似地，根据图10至图11所示的方法形成的端子可以用作这样的端子:其中在阻挡金属上形成有对钎料组分具有较高扩散系数的凸起，并且钎料形成为覆盖阻挡金属和凸起。
[0078]图10为端子形成方法的另一实施例的说明图。端子形成方法的每个工艺中的主要部分的横截面图示意性地示出在图10中。在图10的实施例中，首先执行图7A至图7C中所示的工艺。此后，如图1OA所示，使用电镀方法形成阻挡金属21b，在阻挡金属21b上形成用于形成凸起21c的镀层41，并且在镀层41上形成钎料22。例如，形成厚度为3 μ m的镍(Ni)层作为阻挡金属21b，形成厚度为2 μ m的铜(Cu)层作为镀层41，并且形成厚度为
3.5 μ m的锡银(Sn-Ag)钎料层作为钎料22。
[0079]随后，如图1OB所示将抗蚀剂31剥离，并且如图1OC所示在将抗蚀剂31剥离之后通过蚀刻将曝光的籽晶层30b和粘附层30a移除。在该情况下，籽晶层30b通过湿法蚀刻移除。在湿法蚀刻中，与由镍(Ni)制成的阻挡金属21b的蚀刻速率相比，由铜(Cu)制成的镀层41的蚀刻速率更高。镀层41的直径变得比阻挡金属21b的直径更窄，因此，由于镍(Ni)与铜(Cu)之间在蚀刻速率上的差，在阻挡金属21b的中心部分上形成具有较窄直径的镀层41 (即凸起21c)。
[0080]也在形成凸起21c期间通过湿法蚀刻进行柱电极21a的蚀刻工艺。此外，也可以在通过湿法蚀刻形成凸起21c的期间进行钎料22的蚀刻。因此，如图1OC所示，柱电极21a的直径和钎料22的直径也可以变得比阻挡金属21b的直径更窄。
[0081]如图1OD所示，在凸起21c形成之后执行回流工艺以形成具有圆形形状的钎料22。同时，可以省略图1OD的回流工艺。
[0082]根据图7A至图7C以及图1OA至图1OD的工艺形成端子20Aa，其中钎料22形成为覆盖阻挡金属21b以及形成在阻挡金属21b的中心部分上的凸起21c。
[0083]图11为端子形成方法的另一实施例的说明图。端子形成方法的每个工艺中的主要部分的横截面图示意性地示出在图11中。在图11的实施例中，首先执行图7A至图7C中所示的工艺。此后，如图1IA所示，使用电镀方法形成电极层42，在电极层42上形成用于形成凸起21c的镀层41，并且在镀层41上形成钎料22。例如，形成高度(厚度)为8 μ m的镍(Ni )层作为电极层42，形成厚度为2 μ m的铜(Cu)层作为镀层41，并且形成厚度为3.5 μ m的锡银(Sn-Ag)钎料层作为钎料22。由镍(Ni)制成的电极层42用作柱电极和阻挡金属。
[0084]随后，如图1lB所示，将抗蚀剂31剥离，并且如图1lC所示，在将抗蚀剂31剥离之后通过蚀刻将曝光的籽晶层30b和粘附层30a移除。在该情况下，籽晶层30b通过湿法蚀刻移除。在湿法蚀刻中，与由镍(Ni)制成的阻挡金属21b的蚀刻速率相比，由铜(Cu)制成的镀层41的蚀刻速率更高。利用在湿法蚀刻中镍(Ni)与铜(Cu)之间在蚀刻速率上的差，镀层41的直径变得比阻挡金属21b的直径更窄。因此，在阻挡金属21b的中心部分上形成具有较窄直径的镀层41 (即凸起21c)。
[0085]也在通过湿法蚀刻形成凸起21c期间进行钎料22的蚀刻。此外，也可以在通过湿法蚀刻形成凸起21c期间进行钎料22的蚀刻。因此，如图1lC所示，钎料22的直径也可以变得比电极层42的直径更窄。
[0086]如图1lD所示，在凸起21c形成之后执行回流工艺以形成具有圆形形状的钎料22。此外，可以省略图1lD的回流工艺。
[0087]根据图7A和图7B以及图1lA至图1lD的工艺形成端子20Ab，其中钎料22形成为覆盖用作柱电极和阻挡金属的电极层42，并且覆盖形成在电极层42的中心部分上的凸起21c。
[0088]以上所述的端子20A、端子20Aa以及端子20Ab可以制作为当从顶表面观看时具有圆形形状或基本圆形的形状。另外，端子20A、端子20Aa以及端子20Ab可以制作为当从顶表面观看时具有椭圆形状或基本椭圆的形状、四边形形状或基本四边形的形状或者三角形形状或基本三角形的形状。
[0089]此外，尽管在如以上所述的端子20A、端子20Aa以及端子20Ab中在阻挡金属21b以及电极层42的中心部分上形成凸起21c，但是可以不在阻挡金属21b以及电极层42的中心部分上形成凸起21c。当在阻挡金属21b以及电极层42的外侧而不是中心部分上形成凸起21c时，可以在接合期间获得钎料22中的锡(Sn)向凸起21c的优先扩散以及接合部朝凸起21c的体积收缩的效果。因此，可以抑制锡(Sn)向例如柱电极21a的侧表面的扩散以及接合部的断裂。
[0090]此外，以上所述的端子20A、端子20Aa以及端子20Ab包括作为元件的由铜(Cu)制成的柱电极21a、由镍(Ni)制成的阻挡金属21b、由铜(Cu)制成的凸起21c以及由镍(Ni)制成的用作柱电极的电极。在此，由铜(Cu)制成的柱电极2Ia和由铜(Cu)制成的凸起21c包括除了由纯铜(Cu)制成的柱电极21a和由纯铜(Cu)制成的凸起21c之外的主要组分为铜(Cu)的柱电极2Ia和凸起21c。由镍(Ni )制成的阻挡金属2Ib和由镍(Ni )制成的电极层42包括除了由纯镍(Ni)制成的阻挡金属21b和由纯镍(Ni)制成的电极层42之外的主要组分为镍(Ni)的阻挡金属21b和主要组分为镍(Ni)的电极层42。
[0091]此外，用在凸起21c和阻挡金属21b以及电极层42中的材料的组合不限于以上所述的铜(Cu)(例如，包括主要组分为铜(Cu)的材料)和镍(Ni)(例如，包括主要组分为镍(Ni)的材料)的组合。待用在钎料22中的材料的组分需要对于凸起21c具有较大的扩散系数以及对于阻挡金属21b和电极层42具有较小的扩散系数。
[0092]接下来将描述第二实施方案，图12为示出根据第二实施方案的端子的实施例的图。图12A为示出设置有根据第二实施方案的端子的电子部件的实施例的主要部分的俯视图。图12B为示出设置有根据第二实施方案的端子的电子部件的实施例的主要部分的横截面图。图12B为沿图12A的线L2-L2所截取的横截面图。为了便于描述，钎料的一部分未在图12A中示出。
[0093]图12A和图12B中所不的电子部件IB设置有从设置在主体部分10上的布线部分IOa突出的端子20B。此外，为了便于描述，在图12A中示出单个端子20B，但是可以在主体部分10上设置多个端子20B。
[0094]端子20B包括电极部21和形成在电极部21上的钎料22 (例如，钎料部)。电极部21包括设置在布线部分IOa上的柱电极21a(例如，导电部)、设置在柱电极21a上的阻挡金属21b (例如，导电部)。在阻挡金属21b上形成有到达阻挡金属21b下面的柱电极21a的开口部分21d。在该实施例中，开口部分21d形成在阻挡金属21b的中心部分上。开口部分21d的阻挡金属21b和柱电极21a在顶表面露出并且钎料22形成为覆盖电极部21的电极部21的顶表面、以及露出的阻挡金属21b和柱电极21a。
[0095]在钎料22中使用具有锡(Sn)作为主要组分的材料。在柱电极21a中使用例如铜(Cu)等材料。包含在钎料22中的组分，即，在该实施例中，在电极部21中的阻挡金属21b中使用具有相对于锡(Sn)的扩散系数比柱电极21a相对于锡(Sn)的扩散系数低的材料。本文中以下，将通过实施例的方式描述使用如上所例示的材料的端子20B。
[0096]如上所述，在端子20B中，开口部分21d形成在由镍(Ni)制成的阻挡金属21b中，阻挡金属21b和相对于锡(Sn)具有较高扩散系数的由铜(Cu)制成的柱电极21a从阻挡金属21b的开口部分21d在电极部21d的顶表面上露出，并且用钎料22覆盖阻挡金属21b和柱电极21a。因此，在电子部件IB与其它电子部件的接合工艺期间，钎料22中的锡(Sn)优先扩散到开口部分21d的由铜(Cu)制成的柱电极21a并且与其反应，并且因而，可以抑制锡(Sn)向柱电极21a的侧表面的扩散。
[0097]图13为示出根据第一实施方案的端子之间的接合的实施例的图。在此，如图12所示的设置有端子20B的电子部件IB之间的接合将通过实施例的方式描述。图13A至图13D示出在接合工艺期间的电子部件IB的实施例的主要部分的横截面。
[0098]端子20B预先设置在待连接的电子部件IB的相应位置上。当将端子20B彼此接合时，如图13A所示设置有端子20B的电子部件IB中的端子20B首先布置为彼此面对。
[0099]随后，如图13B所示，将电子部件IB中的其上形成有具有开口部分21d的阻挡金属21b的柱电极21a以这样的方式彼此接合:通过在以钎料22的熔点或更高的温度加热的同时对电子部件IB进行加压来将钎料22置于柱电极21a之间。在该情况下，包含在钎料22中的锡(Sn)优先扩散到在与钎料22接触的由镍(Ni)制成的阻挡金属21b和开口部分21d的由铜(Cu)制成的柱电极21a之中具有较高扩散系数的由铜(Cu)制成的柱电极21a并且与其反应以形成化合物23。当钎料22中的锡(Sn)与柱电极21a中的铜的反应进行时，如图13C所示化合物23继续生长。
[0100]当化合物23在生长时，如图13C所示，随着化合物生长晶体紧密排列，并且因此发生柱电极21a之间(阻挡金属21b之间)的接合部的体积收缩。当如图13C所示开口部分21d形成在阻挡金属21b的中心部分上时，随着化合物23生长，并且进一步如图13D所示，柱电极21a之间的接合部的体积收缩朝阻挡金属21b的中心部分进行。
[0101]如上所述，由铜(Cu)制成的到达柱电极21a的开口部分21d形成在由镍(Ni)制成的阻挡金属21b的中心部分上，并且因而，钎料22中的锡(Sn)优选地扩散到开口部分21d的柱电极21a并与其反应以形成化合物23。此外，当形成化合物23时，发生相对柱电极21a之间的接合部中的体积收缩。因此，钎料22中的锡(Sn)沿着阻挡金属21b的侧表面向柱电极21的侧表面的扩散可以通过阻止在柱电极21之间的部分处的钎料22的扩散流来抑制。此外，钎料22与柱电极21a的过度反应通过阻挡金属21b来抑制。因此，在相对柱电极21a之间的接合部中的钎料22减少，并且因此，可以抑制断裂部分的产生。
[0102]在到达柱电极21a的开口部分21d形成在阻挡金属21b的中心部分上的端子20B中，可以根据接合条件(例如，接合期间的温度或时间)从柱电极21a供应足够将钎料22中的所有锡(Sn)变为化合物23的铜(Cu)的量。因此，钎料22中的所有锡(Sn)变为化合物23的接合部可以接合彼此相对的柱电极21a，并且因此，也可以抑制在接合之后的加热环境中由接合部中剩余钎料22的扩散所引起的例如产生孔隙部分或断裂部分的问题。
[0103]以上所述的端子20B设置在电子部件IB上以实施电子部件IB被高可靠性地连接的电子装置。此外，在电子装置中，不一定将所有的钎料变为用于形成如图13D所示的接合状态的化合物，并且可以变为用于形成如图13B和图13C所示的接合状态的化合物。在具有如图13B和图13C所示的接合状态的电子装置中，当稍后进行加热时，由于锡(Sn)向开口部分21d的柱电极21a的优先扩散以及在形成化合物23期间的体积收缩，所以可以抑制锡(Sn)向柱电极21a的侧表面的扩散和接合部的断裂。
[0104]在通过实施例的方式对设置有端子20B的电子部件IB之间的接合进行描述的同时，在将设置有端子20B的电子部件IB与设置有具有不同于端子20B的结构的端子的其它电子部件接合时，也可以获得以上所述的效果。
[0105]图14为根据第二实施方案的端子之间的接合的另一实施例的说明图。在图14A的实施例中，电子部件IB与不同于电子部件IA的电子部件300接合。电子部件300设置有包括柱电极21a和阻挡金属21b (例如，不包括开口部分21d)的端子310。在电子部件IA中的端子20B与电子部件300中的端子310之间的接合中也可以产生钎料22中的锡(Sn)向开口部分21d的柱电极21a的优先扩散以及根据化合物23的形成产生体积收缩。因此，可以抑制锡(Sn)向柱电极21a的侧表面的扩散以及柱电极21a之间的接合部的断裂。
[0106]在图14B的实施例中，电子部件IB与不同于电子部件IB的电子部件320接合。电子部件320设置有端子330 (例如，柱电极、阻挡金属以及布线部分)。在电子部件IA中的端子20B与电子部件320中的端子330之间的接合中也可以产生钎料22中的锡(Sn)向开口部分21d的柱电极21a的优先扩散以及根据化合物23的形成产生体积收缩。因此，可以
抑制锡(Sn)向柱电极21a或端子330的侧表面的扩散以及柱电极21a之间的接合部的断
m
? ο
[0107]如以上所述的端子20Β设置在电子部件IB上以实施电子部件IB与其它电子部件高可靠性地连接的电子装置。接下来将描述形成根据如上所述的第二实施方案的端子20Β的方法。此外，在第一实施方案中所描述的图7Α至图7C的工艺可以为在形成根据第二实施方案的端子20Β中一样的工艺。在此，将参照图15和图16描述图7C之后的工艺。
[0108]图15和图16为根据第二实施方案的端子形成方法的实施例的说明图。端子形成方法的每个过程中的主要部分的横截面图示意性地示出在图15和图16中。首先，在执行图7Α至图7C的工艺之后，如图15Α所示将在形成柱电极21a中所使用的抗蚀剂31剥离。
[0109]随后，涂覆抗蚀剂31，并且对抗蚀剂31执行曝光工艺和显影工艺以形成覆盖柱电极21a的外围部分和中心部分的抗蚀剂34以在柱电极21a上形成具有平面圈形状的开口部分34a。例如，在柱电极21a的中心部分上形成直径为10 μ m的开口部分31a。
[0110]随后，如图15C所示使用电镀方法在开口部分34a之内的柱电极21a上形成阻挡金属21b。例如，在柱电极21a上形成高度(厚度)为3μπι的镍(Ni)层作为阻挡金属21b。
[0111]如图1OT所示，在形成阻挡金属21b之后将抗蚀剂34剥离。因此，在柱电极21a上形成其中具有形成 在阻挡金属的中心部分上的开口部21d的阻挡金属21b的电极部21。
[0112]随后，如图16A所示，涂覆抗蚀剂材料，并且对抗蚀剂材料执行曝光工艺和显影工艺以在电极部21的区域上形成具有开口部分35a的抗蚀剂35。随后，如图16B所示使用电镀方法在抗蚀剂33的开口部分35a之内的开口部分21d的柱电极21a和阻挡金属21b上形成钎料22。例如，形成厚度为3.5μπι的锡银(Sn-Ag)钎料作为钎料22。
[0113]在形成钎料22之后，将抗蚀剂35剥离，并且如图16C所示通过蚀刻在剥离抗蚀剂35之后移除曝光的籽晶层30b和粘附层30a。然后，如图16D所示，执行回流工艺以形成具有圆形形状的钎料22。此外，可以省略图16D的回流工艺。
[0114]根据图7A至图7C以及图15A至图16D的工艺形成端子20A，其中钎料22形成为覆盖形成在柱电极21a上的阻挡金属21b以及形成在阻挡金属21b上的开口部分21d的柱电极21a。
[0115]可以不必以高精度对阻挡金属21b的开口部分21d进行控制。当形成到达柱电极21a的开口部分21d时，可以抑制在接合期间锡(Sn)向柱电极21a的侧表面的扩散和接合部的断裂。此外，当形成到达柱电极21a的开口部分21d时，因为在形成化合物期间从柱电极2Ia供应铜(Cu)，所以钎料22中的所有锡(Sn)可以变为化合物23。
[0116]此外，以上所述的端子20B可以制作为当从顶表面观看时具有圆形形状或基本圆形的形状。另外，端子20B可以制作为当从顶表面观看时具有椭圆形状或基本椭圆的形状、四边形形状或基本四边形的形状或者三角形形状或基本三角形的形状。
[0117]此外，尽管在如以上所述的端子20B中的阻挡金属21b的中心部分上形成开口部分21d，但是可以不在阻挡金属21b的中心部分上形成开口部分21d。即使当在阻挡金属21b的外侧而不是中心部分上形成开口部分21d时，也可以获得在接合期间的钎料22中的锡(Sn)向开口部分21d的柱电极21a的优先扩散以及接合部朝凸起21c的体积收缩的效果。因此，可以抑制锡(Sn)向例如柱电极21a的侧表面的扩散以及接合部的断裂。
[0118]此外，以上所述的端子20B包括由铜(Cu)制成的柱电极21a。在此，由铜(Cu)制成的柱电极21a包括除了由纯铜(Cu)制成的柱电极21a之外的铜(Cu)作为主要组分的柱电极21a。由镍(Ni)制成的阻挡金属21b包括除了由纯镍(Ni)制成的阻挡金属21b之外的镍(Ni)作为主要组分的阻挡金属21b。
[0119]此外，用在柱电极21a和阻挡金属21b中的材料的组合不限于以上所述的铜(Cu)(例如，包括主要组分为铜(Cu)的材料)和镍(Ni)(例如，包括主要组分为镍(Ni)的材料)的组合。待用在钎料22中的材料的组分需要对于柱电极21a具有较大扩散系数以及对于阻挡金属21b具有较小扩散系数。
[0120]接下来将描述第三实施方案。图17为示出根据第三实施方案的示例性端子的图。图17A为示出设置有根据第三实施方案的端子的电子部件的实施例的主要部分的俯视图。图17B为示出设置有根据第三实施方案的端子的电子部件的实施例的主要部分的横截面图。图17B为沿图17A的线L3-L3所截取的横截面图。为了便于描述，钎料的一部分未在图17A中示出。
[0121]图17A和图17B中所不的电子部件IC设置有从设置在主体部分10上的布线部分IOa突出的端子20C。此外，在此，为了便于描述，在图12A中示出单个端子20C，但是可以在主体部分10上设置多个端子20C。
[0122]端子20C包括电极部21和形成在电极部21上的钎料22 (例如，钎料部)。电极部21包括设置在布线部分IOa上的柱电极21a (例如，导电部)以及设置在柱电极21a上的阻挡金属21b(例如，导电部)。在阻挡金属21b上形成有到达阻挡金属21b下面的柱电极21a的开口部分21d。在该实施例中，开口部分21d形成在阻挡金属21b的中心部分上。在端子20C的电极部21上形成有设置在开口部分21d的柱电极21a上并且通过穿透阻挡金属21b从阻挡金属21b突出的凸起21e。在凸起21e中使用与包含在钎料22中的预定组分反应以形成化合物的材料。钎料22形成为覆盖阻挡金属21b和凸起21e。
[0123]在钎料22中使用具有锡(Sn)作为主要组分的材料用。在电极部21的柱电极21a中使用例如例如铜(Cu)等材料。包含在钎料22中的组分，即，在该实施例中，在电极部21的阻挡金属21b和凸起21e中使用相对于锡(Sn)具有不同扩散系数的材料。在此，在阻挡金属21b使用具有相对于锡(Sn)的扩散系数比凸起21e相对于锡(Sn)的扩散系数低的材料。在阻挡金属21b中使用例如镍(Ni)并且在凸起21e中使用例如铜(Cu)。本文中以下，将通过实施例的方式描述使用如上所例示的材料的端子20C。
[0124]如上所述，在端子2C中，开口部分21d形成在由镍(Ni)制成的阻挡金属21b中，并且形成通过穿透阻挡金属21b以到达在阻挡金属21b下面的由铜(Cu)制成的柱电极21a而从由铜(Cu)制成的凸起21e突出的凸起21e。如上所述，阻挡金属21b和相对于锡(Sn)具有较高扩散系数的由铜(Cu)制成的凸起21e在电极部21的顶表面上露出，并且用钎料22覆盖阻挡金属21b和凸起21e。因此，在电子部件IC与其它电子部件接合时，钎料22中的锡(Sn)优先扩散到阻挡金属2Ib的凸起21e、并且进一步扩散到开口部分21d的凸起21e或阻挡金属21b下面的柱电极21a并且与其反应，因此，可以抑制锡(Sn)向柱电极21a的侧表面的扩散。
[0125]图18为示出根据第三实施方案的端子之间的接合的实施例的图。在此，如图17所示的设置有端子20C的电子部件IC的接合将通过实施例的方式描述。图18A至图18D示出在接合期间的电子部件IC的实施例的主要部分。
[0126]端子20C预先设置在待连接的电子部件IC的相应位置上。当将端子20C彼此接合时，如图18A所示设置有端子20C的电子部件IC中的端子20C首先布置为彼此面对。
[0127]随后，如图18B所示，将电子部件IC中的其上形成有阻挡金属21b和凸起21e的柱电极21a以这样的方式彼此接合:通过在以钎料22的熔点或更高的温度加热的同时对电子部件IC进行加压来将钎料22置于柱电极21a之间。在该情况下，包含在钎料22中的锡(Sn)优先扩散到在由镍(Ni)制成的阻挡金属21b和从阻挡金属21b突出并且与钎料22接触的由铜(Cu)制成的凸起21e之中具有较高扩散系数的由铜(Cu)制成的凸起21e并且与其反应以形成化合物23。当钎料22中的锡(Sn)与凸起21e中的铜的反应进行时，如图18C所示化合物23继续生长。化合物23的生长也可以进行到开口部分21d之内的凸起21e以及开口 21d的附近区域中的柱电极21a。
[0128]当化合物23在生长时，如图18C所示，随着化合物生长晶体紧密排列，并且因此发生柱电极21a之间(阻挡金属21b之间)的接合部的体积收缩。当如图18C所示，开口部分21e形成在阻挡金属21b的中心部分上时，随着化合物23生长，并且进一步如图18D所示，柱电极21a之间的接合部的体积收缩朝阻挡金属21b的中心部分进行。
[0129]如上所述，到达由铜制成的柱电极21a的由铜(Cu)制成的凸起21e形成在由镍(Ni)制成的阻挡金属21b的中心部分上，并且因而，钎料22中的锡(Sn)优选地扩散到凸起21e或与凸起21e连接的柱电极21a并与其反应以形成化合物23。此外，当形成化合物23时，发生相对柱电极21a之间的接合部中的体积收缩。因此，钎料22中的锡(Sn)沿着阻挡金属21b的侧表面向柱电极21的侧表面的扩散可以通过阻止在相对柱电极21a之间的部分处的钎料22的扩散流来抑制。此外，钎料22与柱电极21a的过度反应通过阻挡金属21b来抑制。因此，在相对柱电极21a之间的接合部中的钎料22减少，并且因而，可以抑制断裂部分的产生。
[0130]在到达柱电极21a的凸起21e形成在阻挡金属21b的中心部分上的端子20C中，可以调整凸起21e的尺寸来包含足够将钎料22中的所有锡(Sn)变为化合物23的铜(Cu)的量。此外，在端子21C中，即使凸起21e中的所有铜(Cu)消耗在与钎料22中的锡(Sn)形成化合物23中，也可以从柱电极21a供应足够将钎料22中的所有锡(Sn)变为化合物23的铜(Cu)的量。根据端子2C，柱电极21a可以使用钎料22中的所有锡(Sn)变为化合物23的接合部接合。因此，也可以抑制在接合之后的加热环境中由接合部中剩余钎料22的扩散所引起的例如产生孔隙或断裂部分的问题。
[0131 ] 如上所述端子20C设置在电子部件IC上以实施电子部件IC被高可靠性地连接的电子装置。此外，在电子装置中，不一定将所有的钎料变为用于形成如图18D所示的接合状态的化合物，并且可以变为用于形成如图18B和图18C所示的接合状态的化合物。在具有如图18B和图18C所示的接合状态的电子装置中，当稍后进行加热时，由于锡(Sn)向凸起部分21e的优先扩散以及在形成化合物23期间的体积收缩，所以可以抑制锡(Sn)向柱电极21a的侧表面的扩散和接合部的断裂。
[0132]在通过实施例的方式对设置有端子20C的电子部件IC之间的接合进行描述的同时，在将设置有端子20C的电子部件IC与设置有具有不同于端子20C的结构的端子的其它电子部件接合时，可以获得如上所述的效果。
[0133]图19为根据第三实施方案的端子之间的接合的另一实施例的说明图。在图19A的实施例中，电子部件IC与不同于电子部件IC的电子部件300接合。与以上的描述类似地，电子部件300设置有包括柱电极21a和阻挡金属21b (例如，不包括凸起21e)的端子310。在电子部件IC的端子20B与电子部件300的端子310之间的接合中也可以产生钎料22中的锡(Sn)向凸起21e以及进一步向与凸起21e连接的柱电极21a的优先扩散以及根据化合物23的形成产生体积收缩。因此，可以抑制锡(Sn)向柱电极21a的侧表面的扩散以及柱电极2Ia之间的接合部的断裂。
[0134]在图19B的实施例中，电子部件IC与不同于电子部件IC的电子部件320接合。电子部件320设置有端子330 (例如，柱电极、阻挡金属以及布线部分)。在电子部件IC中的端子20C与电子部件320中的端子330之间的接合中也可以产生钎料22中的锡(Sn)向凸起21e以及进一步向与凸起21e连接的柱电极21a的优先扩散以及根据化合物23的形成产生体积收缩。因此，可以抑制锡(Sn)向柱电极21a或端子330的侧表面的扩散以及柱电极21a之间的接合部的断裂。
[0135]如以上所述的端子20C设置在电子部件IC上以实施电子部件IC与其它电子部件高可靠性地连接的电子装置。接下来将描述形成根据如上所述的第三实施方案的端子20C的方法。此外，在第二实施方案中所描述的图7A至图7C以及图15A至图15D的工艺可以为在形成根据第三实施方案的端子20C中一样的工艺。在此，将参照图20和图21描述图15D的工艺之后的工艺。
[0136]图20和图21为根据第三实施方案的端子形成方法的实施例的说明图。端子形成方法的每个过程中的主要部分的横截面图示意性地示出在图20和图21中。首先，在执行图7A至图7C以及图15A至图15D的工艺之后，如图20A所示涂覆抗蚀剂材料，并且对抗蚀剂材料执行曝光工艺和显影工艺以在阻挡金属21b的开口部分21d的位置上形成具有开口部分36a的抗蚀剂36。图20A示出作为示例形成具有直径大于阻挡金属21b的开口部分21d的直径的开口部分36a的抗蚀剂36的情况。
[0137]随后，如图20B所示使用电镀方法在阻挡金属21b的开口部分21d之内的柱电极21a上形成凸起2e。例如，形成高度(厚度)为2μπι的铜(Cu)层作为从开口部分21d的凸起 21e。
[0138]如图20C所示，在形成凸起21e之后将抗蚀剂36剥离。因此，具有形成在中心部分的开口部分21d的阻挡金属21b形成在柱电极21a上并且与柱电极21a连接的凸起21e形成在开口部分21d上以形成电极部21。
[0139]随后，如图20D所示，涂覆抗蚀剂材料，并且在抗蚀剂的材料上执行曝光工艺和显影工艺以形成电极部21的具有开口部分37a的抗蚀剂37。随后，如图21A所示使用电镀方法在抗蚀剂37的开口部分37a之内的凸起21e和阻挡金属21b上形成钎料22。例如，形成厚度为3.5 μ m的锡银(Sn-Ag)作为钎料22。
[0140]在形成钎料22之后,如图21B所示将抗蚀剂37剥离，并且如图21C所示通过蚀刻在剥离抗蚀剂37之后移除曝光的籽晶层30b和粘附层30a。然后，如图21D所示，执行回流工艺以形成具有圆形形状的钎料22。此外，可以省略图21D的回流工艺。
[0141]根据如上所述的图7A至图7C、图15A至图15D以及图20A至图20D的工艺形成端子20C，其中钎料22形成为覆盖形成在柱电极21a上的阻挡金属21b以及通过穿透阻挡金属21b到达柱电极21a的凸起21e。
[0142]在图20A的工艺中形成的抗蚀剂36的开口部分36a的直径可以制成大于也可以小于阻挡金属21b的开口部分21b。即使在开口部分36a具有用于在开口部分36a上形成凸起21e的直径的情况下，当凸起21e通过阻挡金属21b的开口部分21d连接至柱电极21a时，也可以抑制在接合期间锡(Sn)向柱电极21a的侧表面的扩散以及接合部的断裂。此外，在形成化合物23期间，从柱电极21a供应铜(Cu)，并且因而，钎料22中的锡(Sn)可以变为化合物23。
[0143]此外，以上所述的端子20C可以制作为当从顶表面观看时具有圆形形状或基本圆形的形状。另外，端子20C可以制作为当从顶表面观看时具有椭圆形状或基本椭圆的形状、四边形形状或基本四边形的形状或者三角形形状或基本三角形的形状。
[0144]此外，尽管在如以上所述的端子20C中的阻挡金属21b的中心部分上形成开口部分21d和凸起21e，但是可以不在阻挡金属2 Ib的中心部分上形成开口部分21d和凸起21e。即是当在阻挡金属21b的外侧而不是中心部分上形成开口部分21d和凸起21e时，可以获得在接合期间钎料22中的锡(Sn)向凸起21e和凸起21e下面的柱电极21a的优先扩散以及接合部朝凸起21c的体积收缩的效果。因此，可以抑制锡(Sn)向例如柱电极21a的侧表面的扩散以及接合部的断裂。
[0145]此外，以上所述的端子20C包括作为元件的由铜(Cu)制成的柱电极21a、由镍(Ni)制成的阻挡金属21b以及由铜(Cu)制成的凸起21e。在此，由铜(Cu)制成的柱电极21a和由铜(Cu)制成的凸起21包括除了由纯铜(Cu)制成的柱电极21a和由纯铜(Cu)制成的凸起21e之外的主要组分为铜(Cu)的柱电极21a和凸起21e。由镍(Ni)制成的阻挡金属21b包括除了由纯镍(Ni)制成的阻挡金属21b之外的主要组分为镍(Ni)的阻挡金属21b。
[0146]此外，用在柱电极21a、凸起21e以及阻挡金属21b中的材料的组合不限于以上所述的铜(Cu)(例如，包括主要组分为铜(Cu)的材料)和镍(Ni)(例如，包括主要组分为镍(Ni)的材料)的组合。待用在钎料22中的材料的组分仅需要对于柱电极21a和凸起21e具有较大的扩散系数以及对于阻挡金属21b具有较小的扩散系数。
[0147]在形成根据如上所述的第一至第三实施方案的端子20A、20B以及20C时，在图9D、图16D以及图21D中的回流工艺中可以在电极部21与钎料22之间形成化合物。
[0148]图22为示出回流工艺的另一实施例的图。回流工艺的端子20A、20B以及20C的其它实施例的主要部分的横截面图分别示意性地示出在图22A、图22B以及图22C中。
[0149]在图9D的回流工艺中，例如如图22A所示，可以在凸起21c的表面上形成化合物(例如，铜锡(Cu-Sn)化合物)23A。此外，可以在阻挡金属21b的表面上与化合物23A—起形成化合物(例如，镍锡(N1-Sn)化合物)。
[0150]在图16D的回流工艺中，例如如图22B所示，可以在开口部分21d的柱电极21a的表面上形成化合物(例如，铜锡(Cu-Sn)化合物)23B。此外，可以在阻挡金属21b的表面上与化合物23B —起形成化合物(例如，镍锡(N1-Sn)化合物)。
[0151]在图21D的回流工艺中，如图22C所示，例如可以在凸起21e的表面上形成化合物(例如，铜锡(Cu-Sn)化合物)23C。此外，可以在阻挡金属21b的表面上与化合物23C —起形成化合物(例如，镍锡(N1-Sn)化合物)。
[0152]在当形成端子20Aa、20Ab时的图1OD和图1lD的回流工艺中，与端子20A的情况类似，也可以在电极部21与钎料之间形成化合物。
[0153]接下来将描述第四实施方案。在此，将描述设置有在第一实施方案中所描述的端子的电子部件与其它电子部件接合的接合的构件(例如，电子装置)以及对接合构件的评价结果。
[0154]为了评价，具有13mmX IOmm的芯片尺寸和直径为10 μ m的端子并且端子间距为50 μ m的半导体芯片用作电子部件。使用这样的端子:形成有高度为7μπι的镍(Ni)层；在镍(Ni)层的中心部分形成有厚度为3μπι的铜(Cu)层并且在铜(Cu)层上形成有厚度为5μπι由锡银(Sn-Ag)制成的钎料层。上述的端子用作接合的构件的下半导体芯片的端子。使用如下的端子用作接合的构件的上半导体芯片的端子:形成有高度为ΙΟμπι的铜(Cu)层并且在铜(Cu)层上形成有厚度为5 μ m由锡银(Sn-Ag)制成的钎料层。假定如上所述的上半导体芯片和下半导体芯片的端子彼此接合的接合构件称作一个实施方案。
[0155]此外，为了对比，使用设置有如下端子的半导体芯片作为接合构件的下半导体芯片:形成有高度为7 μ m的铜(Cu)层；在铜(Cu)层上形成有厚度为3 μ m的镍(Ni)层并且进一步在镍(Ni)层上形成有厚度为5μπι由锡银(Sn-Ag)制成的钎料层。使用设置有如下端子的半导体芯片作为接合构件的上半导体芯片:形成有高度为ΙΟμπι的铜(Cu)层并且在铜(Cu)层上形成有厚度为5 μ m由锡银(Sn-Ag)制成的钎料层。假定将如上所述的上半导体芯片和下半导体芯片的端子彼此接合的接合的构件称作对比例。
[0156]根据以下所描述的流程来制造对比例和实施方案中的任何一个。即，将助熔剂涂覆在上半导体芯片和下半导体芯片中的至少一个的端子上，通过使用芯片倒装接合机进行彼此对准而使上半导体芯片和下半导体芯片相对。然后，在300°C的头部温度处加热上半导体芯片和下半导体芯片例如十秒来熔化钎料层，由此将上半导体芯片和下半导体芯片的端子彼此进行接合。执行相对于如以上所述制造的接合构件的横截面，并且使用EPMA (电子探针显微分析仪)对横截面执行元素分析用于评价。
[0157]图23为示出评价的结果的实施例的图。此外，使用EPMA的元素分析的实施例示意性地示出在图23中。图23示出用于以下部分的元素分析:如以上所述制造的实施方案的接合构件的端子之间的接合部50 ;对比例的接合构件的端子之间的接合部60 ;以及端子之间的接合部50、60的铜(Cu)、镍(Ni)以及锡(Sn)的每个元素。
[0158]实施方案的端子之间的接合部50包括形成在下部分处的镍(Ni)层51、部分形成在镍(Ni)层51上的铜(Cu)层52、形成在上部分以及包含钎料组分的接合层54处的铜(Cu)层53。对比例的端子之间的接合部60包括形成在下部分处的铜(Cu)层61、部分形成在铜层61上的镍(Ni)层62、在上部分以及包含钎料组分的接合层64处形成的铜(Cu)层63。在实施方案的端子之间的接合部50中的接合层54具有基本紧密结构的同时，孔隙(例如，孔隙部分64a)形成在对比例的端子之间的接合部60中的接合层64中。
[0159]根据图23的铜(Cu)和镍(Ni)的分析结果，包含铜(Cu)的接合层64在对比例的端子之间的接合部60中的下(Cu)层61上的镍(Ni)层62与上铜(Cu)层63之间形成。根据图23的锡(Sn)的分析结果，接合层64包含锡(Sn)，并且锡(Sn)扩散到下镍(Ni)层62的侧表面或扩散到下镍(Ni)层62 (扩散部分64b)下面的铜(Cu)层61的侧表面。
[0160]根据图23的铜(Cu)和镍(Ni)的分析结果，在实施方案的端子之间的接合部50中的下镍(Ni)层51与铜(Cu)层52以及上铜(Cu)层53之间形成包含铜(Cu)的接合层54。根据图23的锡(Sn)的分析结果，接合层54包含锡(Sn)。在对比例的端子之间的接合部60中所看到的在实施方案的端子之间的接合部50中未形成锡(Sn)向镍(Ni)层51的侧表面的扩散。在实施方案的端子之间的接合部50中，可以说由于锡(Sn)向镍(Ni)层51上的铜(Cu)层52的扩散以及朝铜层52的体积收缩，所以可以抑制锡(Sn)向镍(Ni)层51的侧表面的扩散。
[0161]如上所述，包括电极部和在电极部上的钎料部的端子用作电子部件例如半导体芯片的端子。在该端子中，在电极部的顶表面上形成有具有相对于钎料部的组分的扩散系数的导电部，并且钎料部形成为覆盖导电部。使用以上所述的端子使得当电子部件彼此接合时，发生钎料部的组分优先扩散到对于该组分具有较高扩散系数的导电部并且发生由钎料部的组分的优选扩散弓丨起的化合物的体积收缩的效果，由此抑制了钎料部中的该组分向电极部的侧表面的扩散。因此，可以抑制电子部件彼此接合的接合部中的断裂的产生，并且因而，可以实现电子部件高可靠性地彼此接合的电子装置。
[0162]在以上的描述中例示了这样的结构:在电极部21的顶表面上形成有相对于钎料22的组分具有不同扩散系数的两种导电部(例如，铜(Cu)和镍(Ni))，并且在导电部上形成有钎料22。另外，当端子配置为具有这样的结构(在电极部21的顶表面上形成有三种或更多种导电部，这些导电部中的至少两种制成相对于钎料22的组分具有不同扩散系数的导电部，并且在导电部上形成有钎料22)时，可以获得与以上所描述的效果相同的效果。
[0163]此外，在以上的描述中例示出电子部件(例如半导体芯片)之间的接合。然而，以上所述的端子的结构可以应用于将电子部件与除该电子部件以外的部件彼此接合的情况并且也可以应用于将除该电子部件以外的部件彼此接合的情况。例如，当使用钎料接合部件时，在待接合的部件两者的表面上形成铜(Cu)金属层和形成该金属层上的镍(Ni)阻挡层。同样，根据电子部件的端子的实施例，在电子部件中的至少之一上形成有阻挡层上的铜(Cu)凸起、阻挡层中的开口部分或者形成在阻挡层的开口部分中的铜(Cu)的凸起。使用钎料将以上所述的部件彼此接合，并且因而，抑制了部件之间的接合部中的钎料的减小以及接合部的断裂。因此，部件可以高可靠性地彼此接合。
【权利要求】
1.一种电子部件，包括: 电极部；以及 形成在所述电极部上的钎料部， 其中所述电极部包括在所述电极部的顶表面上的相对于所述钎料部的组分各自具有不同扩散系数的第一导电部和第二导电部，并且 所述钎料部形成在所述第一导电部和所述第二导电部上。
2.根据权利要求1所述的电子部件，其中所述第一导电部设置在所述第二导电部的外侧处并且所述第一导电部相对于所述钎料部的组分的扩散系数小于所述第二导电部相对于所述钎料部的组分的扩散系数。
3.根据权利要求2所述的电子部件，其中所述第二导电部为部分形成在所述第一导电部上的导电部。
4.根据权利要求2所述的电子部件，其中所述第一导电部包括形成在所述第二导电部上以到达所述第二导电部的通孔。
5.根据权利要求2所述的电子部件，其中所述电极部包括第三导电部，所述第三导电部相对于所述钎料部的组分的扩散系数大于所述第一导电部相对于所述钎料部的组分的扩散系数， 所述第一导电部包括形成在所述第三导电部上以到达所述第三导电部的通孔，以及 所述第二导电部形成在所述通孔上。
6.一种电子部件的制造方法，包括:` 制备第一电子部件，所述第一电子部件包括第一电极部和形成在所述第一电极部上的钎料部，并且其中所述第一电极部包括在所述第一电极部的顶表面上的相对于所述钎料部的组分各自具有不同扩散系数的第一导电部和第二导电部，并且所述钎料部形成在所述第一导电部和所述第二导电部上； 制备设置有第二电极部的第二电子部件；以及 以如下方式接合所述第一电极部和所述第二电极部:使所述第一电子部件与所述第二电子部件相对并且在所述钎料部的熔点或更高的温度下加热所述第一电子部件和所述第二电子部件。
7.根据权利要求6所述的制造方法，其中所述第一导电部设置在所述第二导电部的外侧处并且所述第一导电部相对于所述钎料部的组分的扩散系数小于所述第二导电部相对于所述钎料部的组分的扩散系数。
8.根据权利要求7所述的制造方法，其中接合所述第一电极部和所述第二电极部包括形成包含所述钎料部的组分和所述第二导电部的组分的化合物。
9.根据权利要求7所述的制造方法，其中所述第二导电部部分地形成在所述第一导电部上。
10.根据权利要求7所述的制造方法，其中所述第一导电部包括形成在所述第二导电部上以到达所述第二导电部的通孔。
11.根据权利要求7所述的制造方法，其中所述第一电极部包括第三导电部，所述第三导电部相对于所述钎料部的组分的扩散系数大于所述第一导电部相对于所述钎料部的组分的扩散系数，所述第一导电部包括形成在所述第三导电部上以到达所述第三导电部的通孔，以及 所述第二导电部形成在所述通孔上。
12.一种电子装置，包括: 第一电子部件，所述第一电子部件设置有第一电极部； 第二电子部件，所述第二电子部件设置有与所述第一电极部相对布置的第二电极部；以及 接合部，所述接合部接合所述第一电极部和所述第二电极部， 其中所述接合部包含钎料组分， 所述第一电极部设置有在所述第一电极部的顶表面上的相对于所述钎料部的组分均具有不同扩散系数的第一导电部和第二导电部，并且 所述钎料部形成在所述第一导电部和所述第二导电部上。
13.根据权利要求12所述的电子装置，其中所述第一导电部设置在所述第二导电部的外侧处并且并且所述第一导电部相对于所述钎料部的组分的扩散系数小于所述第二导电部相对于所述钎料部的组分的扩散系数。
14.根据权利要求13所述的电子装置，其中所述接合部包括包含所述钎料组分和与所述第二导电部的组分相同的组分的化合物。
15.根据权利要求13所述的电子装置，其中所述第二导电部部分形成在所述第一导电部上。·
16.根据权利要求13所述的电子装置，其中所述第一导电部包括形成在所述第二导电部上以到达所述第二导电部的通孔。
17.根据权利要求13所述的电子装置，其中所述电极部包括第三导电部，所述第三导电部相对于所述钎料部的组分的扩散系数大于所述第一导电部相对于所述钎料部的组分的扩散系数， 所述第一导电部包括形成在所述第三导电部上以到达所述第三导电部的通孔，以及 所述第二导电部形成在所述通孔上。
【文档编号】H01L23/48GK103855116SQ201310594130
【公开日】2014年6月11日 申请日期:2013年11月21日 优先权日:2012年12月6日
【发明者】大平宗之 申请人:富士通株式会社