具有带有变形保护尖端的穿衬底通孔的裸片及制作所述裸片的方法
【专利摘要】本发明涉及一种具有带有变形保护尖端的穿衬底通孔的裸片及制作所述裸片的方法。穿衬底通孔TSV裸片(300)包含衬底(205)，所述衬底(205)具有顶侧半导体表面(207)及底侧表面(210)，所述顶侧半导体表面(207)在其中具有包含功能上连接的多个晶体管的有源电路(209)。多个TSV(216)从所述顶侧半导体表面延伸到从所述底侧表面突出的TSV尖端(217)，且包含由形成所述TSV的外边缘的电介质衬里(221)环绕的导电填充物材料的内金属芯(220)。无机电介质材料的尖端变形保护层(231a)横向于所述TSV尖端而在所述底侧表面上。所述无机电介质材料的弹性模数大于(>)所述导电填充物材料的弹性模数。包含聚合物的第二电介质层(231b)在所述尖端变形保护层上。
【专利说明】具有带有变形保护尖端的穿衬底通孔的裸片及制作所述裸片的方法
【技术领域】
[0001]所揭示实施例一般来说涉及集成电路(IC)装置的制作，且更具体来说，涉及制作具有突出的穿衬底通孔(TSV)尖端的TSV裸片及牵涉此TSV裸片的热压接接合的半导体组合件。
【背景技术】
[0002]如集成电路(IC)技术中所已知，穿衬底通孔(在本文中称为TSV)是延伸衬底的全厚度的垂直电连接，所述穿衬底通孔在硅衬底的情形中通常称为穿硅通孔。TSV从形成于半导体裸片的顶侧表面上的导电层级(例如，接触层级或后端工艺(BEOL)金属互连层级中的一者)延伸到至少其底侧表面。此半导体裸片在本文中称为“TSV裸片”。
[0003]TSV的框架通常由电介质衬里构造，所述TSV接着用铜或另一导电TSV填充物材料来填充以形成金属芯以提供穿过衬底的全厚度的低电阻垂直电连接。扩散势垒层包括形成于构造TSV的框架且在高度活动的金属TSV填充物材料(例如铜)的情形中保护TSV填充物材料不漏到半导体中的电介质衬里上的金属(例如，难熔金属)。
[0004]由TSV提供的垂直电路径的长度相对于常规电线接合技术被缩短，从而通常导致显著较快的装置操作。在一个布置中，TSV在TSV裸片的底侧上作为突出的TSV尖端而终止，例如从底侧衬底(例如，硅)表面突出达3μπι到15 μ m的距离。为形成突出的尖端，TSV裸片通常以晶片形式薄化同时接合到提供机械支撑的载体晶片以暴露TSV及形成TSV尖端，例如使用通常包含背磨的工艺来形成25μπι到100 μ m的裸片厚度。所述TSV裸片可面向上或面向下地接合，且可经接合以形成其的两侧以实现堆叠(三维)装置的形成。
[0005]TSV裸片通常使用热压接(TC)接合来组装。TC接合是牵涉在两个配合表面之间的界面处同时施加预定量的热及压力以便在其之间形成熔接型接合的技术。TC接合可用于形成包括结合的焊接及其它金属结合。
【发明内容】
[0006]所揭示实施例认识到:将集成电路(IC)裸片热压接(TC)接合到工件(例如，半导体装置)牵涉TSV尖端的有限横截面积上所施加的显著力，所述集成电路(IC)裸片包含具有从衬底的底侧突出的TSV尖端的穿衬底通孔(“TSV裸片”)。所得高压(力/区)可导致TSV尖端的变形，此可产生电介质衬里及薄金属势垒层(如果存在)两者的破裂，从而导致TSV与周围衬底(例如，Si)之间的电泄漏(例如，短路)，所述电泄漏可致使紧靠的装置故障。甚至在所述TSV与周围衬底经设计为在集成电路(IC)的操作期间处于相同电势(例如，接地)的情形中，在TC接合期间的TSV尖端变形还可产生问题。举例来说，TSV的内金属芯(例如，铜)的导电填充物材料向外扩散到所述周围衬底(例如，Si衬底)中可造成半导体中的降级的少数载流子寿命且导致例如增加的结泄漏或金属氧化物半导体(MOS)晶体管阈值电压的移位的问题。[0007]—个实施例包括一种TSV裸片，其包含衬底，所述衬底具有顶侧半导体表面及底侧表面，所述顶侧半导体表面在其中具有包含功能上连接的多个晶体管的有源电路。多个TSV从所述顶侧半导体表面延伸到从所述底侧表面突出的TSV尖端，且包含由形成所述TSV的外边缘的电介质衬里环绕的导电填充物材料的内金属芯。无机电介质材料的尖端变形保护层横向于所述TSV尖端而在所述底侧表面上，且在尖端变形保护层上存在包括聚合物的第二电介质层。
[0008]所揭示实施例通过使用所述衬底的所述底侧上的电介质层而解决此TSV尖端变形诱发的衬里损坏问题，所述电介质层具有大于(>)所述TSV内金属芯金属的弹性模数的弹性模数，所述电介质层在本文中称为“尖端变形保护电介质层”。所述尖端变形保护电介质层可直接在所述衬底的所述底侧上，其中如本文中所使用的“直接在...上”意指在所述衬底的所述底侧的50埃内(例如，在硅衬底的情形中，在10埃到20埃的“原生”氧化物层上)。在另一实施例中，无机电介质层可介于所述衬底的所述底侧与所述尖端变形保护电介质层之间。所揭示的尖端变形保护电介质层减小所述TSV尖端(例如)在TC接合期间沿垂直于TSV长度轴的方向的变形，且还进一步从所述底侧衬底表面垂直地偏移最近变形区带(其在TC接合期间形成)(达取决于其厚度的距离)以减小所述TSV的所述内金属芯与所述衬底之间的电短路的机会。
【专利附图】
【附图说明】
[0009]现在将参考附图，所述附图未必按比例绘制，其中:
[0010]图1是根据实例实施例的展示形成TSV裸片的实例方法中的步骤的流程图，所述TSV裸片包含具有TSV尖端的多个TSV，所述TSV尖端包含衬底的底侧上的所揭示的尖端变形保护电介质层。
[0011]图2A到2F展示根据实例实施例的对应于制作TSV裸片的实例方法中的步骤的连续简化的横截面描绘，所述TSV裸片包含具有TSV尖端的多个TSV，所述TSV尖端包含衬底的底侧上的所揭示的尖端变形保护电介质层。
[0012]图3是根据实例实施例的实例TSV裸片的简化的横截面描绘，所述实例TSV裸片具有带有TSV尖端的多个TSV，所述TSV尖端包含衬底的底侧上的所揭示的尖端变形保护电介质层。
【具体实施方式】
[0013]参考图式来描述实例实施例，其中相似元件符号用于标示类似或等效元件。动作或事件的所图解说明次序不应视为具限制性，这是因此一些动作或事件可以不同次序及/或与其它动作或事件同时发生。此外，实施根据本发明的方法可不需要一些所图解说明的动作或事件。
[0014]图1是根据实例实施例的展示形成TSV裸片的实例方法100中的步骤的流程图，所述TSV裸片具有带有横向于TSV尖端而在衬底的底侧上的TSV尖端变形保护电介质层的多个TSV尖端，所述TSV尖端变形保护电介质层具有大于TSV芯金属的弹性模数的弹性模数。如上所述，所揭示的尖端变形保护电介质层减小TSV尖端(例如)在TC接合期间沿垂直于TSV(长度)轴的方向的变形，且还使最近变形区带(其在TC接合期间形成)与底侧衬底表面进一步垂直地偏移(达取决于其厚度的距离)以消除TSV与衬底之间的电短路的机会。
[0015]步骤101包括从衬底(例如，晶片)的初始底侧进行薄化以暴露多个嵌入式通孔以形成多个TSV，所述衬底具有TSV裸片及多个嵌入式经填充通孔，所述TSV裸片包含顶侧半导体表面，所述顶侧半导体表面在其中具有包括功能上连接的多个晶体管的有源电路，所述多个TSV具有带有从所得底侧表面突出的经暴露远尖端末端的TSV尖端。顶侧半导体表面可包括硅、硅锗或其它材料。
[0016]图2A展示晶片230在(例如)使用基于载体晶片的背磨工艺的底侧晶片薄化之后的简化的横截面描绘，晶片230包括包含衬底205的多个裸片241、242，衬底205具有多个嵌入式通孔276、包含顶侧半导体表面207及底侧表面210。举例来说，晶片230 /衬底205可从大约500 μ m到775 μ m的初始(薄化前)厚度薄化为60 μ m到80 μ m的厚度。嵌入式通孔276的远末端与底侧表面210之间在薄化之后的距离可为大约8 μ m±4 μ m。
[0017]顶侧半导体表面207包含有源电路(参见图3中所展示的有源电路209)。嵌入式通孔276展示为包含电介质衬里221 (或电介质衬套)及扩散势垒层222，其中在扩散势垒层222内具有内金属芯220。嵌入式通孔276通常耦合到顶侧半导体表面207上的接触层级或BEOL金属层(例如，M1、M2等)中的一者。在一个实施例中，嵌入式通孔276具有包含≤12μm的直径的圆形横截面，例如在一个特定实施例中，3μm到10μm。
[0018]内金属芯220可包括铜。其它导电材料还可用于内金属芯220。电介质衬里221可包括例如氧化硅、氮化硅、磷掺杂的硅酸盐玻璃(PSG)、氮氧化硅或一些化学气相沉积(CVD)的聚合物(例如，聚对二甲苯)的材料。电介质衬里221的厚度通常为0.2μm到
3μ m0
[0019]在铜及用于内金属芯220的一些其它金属的情形中，为防止金属漏到周围半导体中，通常添加可沉积于电介质衬里221上的扩散势垒层222，例如难熔金属或难熔金属氮化物。举例来说，扩散势垒层222 可包含包括Ta、W、Mo、T1、TiW、TiN、TaN、WN、TiSiN或TaSiN的材料，所述材料可通过物理气相沉积(PVD)或CVD而沉积。扩散势垒层222的厚度通常为 100 A 到 500 A。
[0020]图2B展示图2A中所展示的晶片230在衬底(例如，硅)蚀刻(其可包含湿法蚀刻及/或干法蚀刻)以暴露TSV216(包含形成TSV尖端217)之后的简化的横截面描绘，现在展示为晶片230a及裸片241a、242a。TSV216从顶侧半导体表面207延伸到底侧表面210，且TSV尖端217从衬底205的底侧表面210突出。在一个实施例中，从衬底的底侧表面210测量的突出的TSV尖端217的中间长度介于2μπι到IOym的范围内。
[0021]步骤102包括将尖端变形保护电介质层沉积于衬底205的底侧表面210上，其中尖端变形保护电介质层的弹性模数大于(>)导电填充物材料的弹性模数。可将尖端变形保护电介质层直接沉积于衬底205的底侧表面210上。通常,将包括聚合物的第二电介质层沉积于尖端变形保护电介质层上。
[0022]图2C展示图2Β中所展示的晶片230a在将尖端变形保护电介质层231a直接沉积于衬底205的底侧表面210上(步骤102)之后的简化的横截面描绘，现在展示为晶片230b及裸片241b、242b。尽管尖端变形保护电介质层231a直接展示于衬底205的底侧表面210上，但在另一实施例中，厚度通常为50nm到300nm的无机电介质层可介于衬底205的底侧表面210与尖端变形保护电介质层231a之间。无机电介质层可包括氮氧化物、氮化物或氧化物，例如在一个特定实施例中，具有介于I重量％到10重量％的范围内的P含量的PSG。
[0023]衬底(例如，晶片)的底侧表面210上的所揭示的尖端变形保护层231a抵抗其中TSV尖端217从衬底205的底侧表面210突出的重要区域中的后续TSV尖端217变形，并帮助防止对此区域中的电介质衬里221的损坏。尖端变形保护层231a的材料及厚度可基于以下考虑而选择:
[0024](i)防止TSV尖端217在由衬底205的底侧表面210、TSV尖端变形保护层231a及电介质衬里221形成的相交点(三重点)处的变形；
[0025](ii)尖端变形保护层231a-衬底界面的界面粘合强度将大于内金属芯220 (例如，铜)的导电填充物材料的屈服强度；
[0026](iii)尖端变形保护层231a的弹性模数大于(>)内金属芯220的导电填充物材料的弹性模数，及
[0027](iv)尖端变形保护层231a的机械性质。尖端变形保护层231a的压缩强度应使得耐受尖端变形保护层231a内产生的横向应力，并使TSV尖端217耐受在TC接合期间施加的轴向应力。
[0028]尖端变形保护电介质层231a可包括例如氮化硅(SiN，尽管非化学计量，但通常称为SiN)或氮氧化硅的材料，其两者均可通过化学气相沉积(例如低压化学气相沉积(LPCVD))而沉积。尖端变形保护层231a的厚度可为0.2 μ m到2 μ m。步骤103包括将包括聚合物的第二电介质层231b沉积于尖端变形保护电介质层231a上。所述聚合物可包括多种容许相对高温度的(例如，在短暂周期内容许至少250°C的)聚合物，例如苯并环丁烯(BCB)、聚苯并恶唑(PBO)、聚对二甲苯或聚酰亚胺(PI)。聚合物形成步骤可包括旋涂工艺。通常还可使用层压。一些聚合物还可通过化学气相沉积(CVD)而沉积，例如聚(对二甲苯)聚合物(聚对二甲苯)。
[0029]图2D展示图2C中所展示的晶片230b在将包括聚合物的第二电介质层231b形成(例如，沉积)于衬底的底侧表面210上的尖端变形保护电介质层231a上之后的简化的横截面描绘，现在展示为晶片230c及裸片241c、242c。第二电介质层231b的所沉积厚度可为2 μ m到12 μ m。尽管图2D中未展示，但在第二电介质层231b的所沉积厚度比TSV尖端217从衬底的底侧表面210的突出部长度厚的情形中，第二电介质层231b可随后通过湿法蚀刻及/或干法蚀刻处理而薄化以在CMP处理(下文所描述的步骤104)之前展露TSV尖端 217。
[0030]步骤104包括CMP以重新暴露(展露)TSV尖端217的远末端。图2E展示展示图2D中所展示的晶片230c在重新暴露TSV尖端217的远末端217a (步骤103)之后的横截面描绘，现在展示为晶片230d及裸片241d、242d。如图2D中所展示，CMP减小TSV尖端217的长度。
[0031]在CMP (步骤104)之后，可添加过程循环以在TSV尖端217的远末端217a上提供金属帽。图2F展示展示图2D中所展示的晶片230d在将金属帽240电镀于TSV尖端217的远末端217a上之后的横截面描绘，现在展示为晶片230e及裸片241e、242e。金属帽240包含不同于内金属芯220的导电填充物材料的金属，例如镍或镍金。所述方法还可包含势垒膜/种膜(例如TiW及Cu)的物理气相沉积(PVD)，在金属帽240包括一些金属时，所述势垒膜/种膜可是电解电镀所需的。金属帽240可任选地通过避免需要PVD膜的非电解或浸入式电镀技术及相关联必需图案化工艺而沉积。
[0032]图3是根据实例实施例的实例TSV裸片300的简化的横截面描绘，实例TSV裸片300具有包含从衬底205的底侧表面210向外延伸的突出的TSV尖端217的TSV216及包含TSV尖端217之间的场区中的衬底的底侧表面210上的尖端变形保护电介质层231a上的第二电介质层231b的电介质堆叠。TSV尖端217展示为在其上具有金属帽240。尽管金属帽240展示(塑形)为电解电镀的金属帽，但金属帽240还可是非电解电镀的。
[0033]电介质堆叠(尖端变形保护层231a上的第二电介质层231b)可视为在TSV远尖端末端217(a)处相对于内金属芯220的顶部大致齐平。如本文中所使用，“大致齐平”是指邻近于TSV216的电介质堆叠(231a上的231b)的厚度约等于从底侧表面210到远尖端末端217(a)的长度。突出的TSV尖端217展示为在其远尖端末端217 (a)上具有任选金属帽240。金属帽240的侧壁展示为240(a)。
[0034]TSV裸片300包括衬底205，衬底205包含包含有源电路209的顶侧半导体表面207及底侧表面210。举例来说，TSV裸片300上的有源电路209经配置以提供IC电路功能，例如逻辑功能。所展示的连接器208描绘顶侧半导体表面207上的TSV216到有源电路209之间的耦合。由连接器208提供的到有源电路209的连接是任选的，这是因为所述连接可仅通过衬底205而不连接到有源电路209，例如电力供应器连接。
[0035]TSV216包括外电介质衬套(或电介质衬里)221及包括导电填充物材料的内金属芯220，以及电介质衬套221与内金属芯220之间的扩散势垒层222。TSV216从顶侧半导体表面207延伸到从衬底205的底侧表面210露出的突出的TSV尖端217。
[0036]举例来说，在一个特定实施例中，TSV尖端217的尖端末端217(a)可从TSV裸片300的底侧表面210向外延伸大约5 μ m,金属帽240给TSV尖端217增添大约5 μ m的长度，及电介质堆叠(231a上的231b)总厚度介于0.5 μ m到3.5 μ m的范围内。
[0037]形成于衬底205的顶侧半导体表面207上的有源电路209包括:电路元件，其通常可包含晶体管、二极管、电容器及电阻器；以及信号线及互连各种电路元件以提供IC电路功能的其它电导体。如本文中所使用，“提供IC电路功能”是指来自IC的电路功能，所述IC(举例来说)可包含专用集成电路(ASIC)、数字信号处理器、射频芯片、存储器、微控制器及单芯片系统或其组合。
[0038]可将所揭示实施例集成为多种组装流程以形成多种不同半导体集成电路(IC)装置及相关产品。组合件可包括单个半导体裸片或多个半导体裸片，例如包括多个堆叠半导体裸片的PoP配置。可使用多种封装衬底。半导体裸片可包含在其中的各种元件及/或在其上的层，这些元件及/或层包含势垒层、电介质层、装置结构、有源元件及无源元件，包含源极区域、漏极区域、位线、基极、射极、集电极、导电线、导电导通体等。此外，所述半导体裸片可依据多种工艺(包含双极、CMOS、BiCMOS及MEMS)而形成。
[0039]与本发明相关领域的技术人员将了解，许多其它实施例及实施例的变化形式可能在所主张本发明的范围内，且可在不背离本发明的范围的情况下对所描述实施例做出进一步添加、删除、替代及修改。
【权利要求】
1.一种穿衬底通孔TSV裸片，其包括: 衬底，其具有顶侧半导体表面及底侧表面，所述顶侧半导体表面在其中具有包含功能上连接的多个晶体管的有源电路； 多个TSV，其从所述顶侧半导体表面延伸到从所述底侧表面突出的TSV尖端，且包括内金属芯，所述内金属芯包括由形成所述多个TSV的外边缘的电介质衬里环绕的导电填充物材料； 包括无机电介质材料的尖端变形保护层，其横向于所述TSV尖端而在所述底侧表面上，其中所述无机电介质材料的弹性模数大于(>)所述导电填充物材料的弹性模数，及包括聚合物的第二电介质层，其在所述尖端变形保护层上。
2.根据权利要求1所述的TSV裸片，其中所述无机电介质材料包括氮化硅或氮氧化硅。
3.根据权利要求1所述的TSV裸片，其中所述尖端变形保护层的厚度为0.2μπι到2μ m0
4.根据权利要求1所述的TSV裸片，其中所述无机电介质材料横向于所述TSV尖端而直接在所述底侧表面上。
5.根据权利要求1所述的TSV裸片，其中所述聚合物包括苯并环丁烯BCB、聚苯并恶唑PBO、聚对二甲苯或聚酰亚胺PI。
6.根据权利要求1所述的TSV裸片，其进一步包括所述电介质衬里与所述内金属芯之间的扩散势垒层。
7.根据权利要求1所述·的TSV裸片，其中所述导电填充物材料包括铜，所述TSV裸片进一步包括所述TSV尖端的远尖端末端上的包含不同于所述导电填充物材料的金属的金属帽。
8.一种制作穿衬底通孔TSV裸片的方法，其包括: 从衬底的初始底侧进行薄化以到达底侧表面从而暴露多个嵌入式经填充通孔以形成多个TSV，所述衬底具有附接到载体的TSV裸片，所述TSV裸片包含顶侧半导体表面，所述顶侧半导体表面在其中包含包括功能上连接的多个晶体管的有源电路，所述多个TSV从所述顶侧半导体表面延伸到具有从所述底侧表面突出的经暴露远尖端末端的TSV尖端且包括内金属芯，所述内金属芯包括由形成所述多个TSV的外边缘的电介质衬里环绕的导电填充物材料； 将包括无机电介质材料的尖端变形保护层沉积于所述底侧表面上，其中所述无机电介质材料的弹性模数大于(>)所述导电填充物材料的弹性模数； 在化学机械抛光CMP之前在所述尖端变形保护层上形成包括聚合物的第二电介质层，及 进行所述CMP以显露所述TSV尖端的所述远尖端末端。
9.根据权利要求8所述的方法，其中所述无机电介质材料包括氮化硅或氮氧化硅。
10.根据权利要求8所述的方法，其中所述尖端变形保护层的厚度为0.2 μ m到2 μ m。
11.根据权利要求8所述的方法，其中将所述沉积中的所述无机电介质材料横向于所述TSV尖端而直接沉积于所述底侧表面上。
12.根据权利要求8所述的方法，其中所述聚合物包括苯并环丁烯BCB、聚苯并恶唑PBO、聚对二甲苯或聚酰亚胺PI。
13.根据权利要求8所述的方法，其中所述衬底为包括包含多个所述TSV裸片的晶片的硅。
14.根据权利要求8所述的方法，其中所述导电填充物材料包括铜，所述方法进一步包括在所述TSV尖端的所述远尖端末端上镀敷包含不同于所述导电填充物材料的金属的金属帽。
15.一种穿衬底通孔TSV裸片，其包括: 衬底，其具有顶侧硅表面及底侧表面，所述顶侧硅表面在其中具有包含功能上连接的多个晶体管的有源电路； 多个TSV，其从所述顶侧硅表面延伸到从所述底侧表面突出的TSV尖端且包括内金属芯及所述电介质衬里与所述内金属芯之间的扩散势垒层，所述内金属芯包括由形成所述多个TSV的外边缘的电介质衬里环绕的铜； 包括无机电介质材料的尖端变形保护层，其横向于所述TSV尖端而直接在所述底侧表面上，其中所述无机电介质材料的弹性模数大于(>)所述铜的弹性模数，及包括聚合物的第二电介质层，其在所述尖端变形保护层上。
16.根据权利要求15所述的TSV裸片，其中所述无机电介质材料包括氮化硅或氮氧化硅，且其中所述尖端变形保护层的厚度为0.2 μ m到2 μ m。
17.根据权利要求15所述的TSV裸片，其进一步包括所述TSV尖端的远尖端末端上的包含不同于所述铜的金属的金属帽。·
18.根据权利要求15所述的TSV裸片，其中所述聚合物包括苯并环丁烯BCB、聚苯并恶唑PBO、聚对二甲苯或聚酰亚胺PI。
【文档编号】H01L23/48GK103855112SQ201310652432
【公开日】2014年6月11日 申请日期:2013年12月5日 优先权日:2012年12月5日
【发明者】杰弗里·艾伦·韦斯特, 拉杰什·蒂瓦里, 玛格丽特·西蒙斯-马修斯 申请人:德州仪器公司