半导体器件的制造方法
【专利摘要】本发明提供一种半导体器件的制造方法，包括：在n+型碳化硅衬底的第一表面上顺序地形成n-型外延层、p-型外延层、以及n+区域；在n+区域形成缓冲层；在缓冲层的一部分上形成光敏薄膜图案；利用光敏薄膜图案作为掩模对缓冲层蚀刻以形成缓冲层图案，缓冲层图案布置在光敏薄膜图案下方并露出n+区域的一部分；在n+区域的露出部分和光敏薄膜图案上顺序地形成第一金属层和第二金属层；去除缓冲层图案、光敏薄膜图案、第一金属层的第二部分、以及第二金属层的第二部分；利用第一金属层的第一部分和第二金属层的第一部分作为掩模对n+区域的露出部分蚀刻以形成沟槽，其中沟槽穿过n+区域和p-型外延层，形成在n-型外延层上。
【专利说明】半导体器件的制造方法
【技术领域】
[0001]本发明涉及一种包括碳化硅(SiC)的半导体器件的制造方法。
【背景技术】
[0002]根据近年来应用更大尺寸和更大容量的趋势，对于具有高击穿电压、高电流和高速开关特性的功率半导体器件的需求变得明显。
[0003]因此，增大对于替代现有技术中使用硅的MOSFET而使用碳化硅(SiC)的金属氧化物半导体场效应晶体管(MOSFET)的研究和开发。特别地，增大了对于垂直沟槽MOSFET的开发。
[0004]在垂直沟槽MOSFET的情况下，需要蚀刻技术以形成适用于半导体衬底的沟槽。此夕卜，碳化硅是具有强共价键的材料，因此碳化硅的硬度大于硅的硬度，氧化阻抗性强于硅。因此，为了克服蚀刻难度，需要在蚀刻工艺处理时采用具有比碳化硅更高硬度的掩模。
[0005]因此，当沟槽形成在碳化硅衬底中时，使用具有比碳化硅更高硬度的金属掩模。在此情况下，通过剥离(lift-off)工艺形成金属掩模。然而，在利用这种金属掩模形成沟槽时，金属残留物可能会残留在沟槽中。
[0006]【背景技术】部分中公开的上述信息仅用于增强对于本发明【背景技术】的理解，因此其可以包含并不构成本领域技术人员所已经知晓的现有技术的信息。
【发明内容】
[0007]在此公开的实施方式意图提供一种防止在应用沟槽栅极的碳化硅MOSFET的沟槽中产生金属残留物的方法。
[0008]本发明的示例性实施例提供一种半导体器件的制造方法，包括:在η+型碳化硅衬底的第一表面上顺序地形成η-型外延层、P-型外延层、以及η+区域；在η+区域上形成缓冲层；在缓冲层的一部分上形成光敏薄膜图案；利用光敏薄膜图案作为掩模对缓冲层进行蚀刻以形成缓冲层图案，该缓冲层图案布置在光敏薄膜图案下方并露出η+区域的一部分；在η+区域的露出部分和光敏薄膜图案上顺序地形成第一金属层和第二金属层，第一金属层和第二金属层都包括布置在η+区域上的第一部分和布置在光敏薄膜图案上的第二部分；去除缓冲层图案、光敏薄膜图案、第一金属层的第二部分、以及第二金属层的第二部分，以露出η+区域的一部分；以及利用第一金属层的第一部分和第二金属层的第一部分作为掩模对η+区域的露出部分进行蚀刻，以形成沟槽，其中该沟槽穿过η+区域和所述P-型外延层，并且形成在η-型外延层上。
[0009]缓冲层可以由二氧化硅、BPSG以及HDP氧化层中的任意一个或多个形成。在形成缓冲层图案过程中，可以利用缓冲氧化物蚀刻剂执行湿法蚀刻工艺。缓冲氧化物蚀刻剂可以包括氟化铵、氢氟酸以及水中的一种或多种。缓冲层图案的两端可被布置在光敏薄膜图案的两端的内侧。第一金属层可以由铬形成，且第二金属层可以由镍形成。第二金属层的厚度可以大于第一金属层的厚度。第一金属层的第一部分可以与第一金属层的第二部分分开，并且第二金属层的第一部分可以与第二金属层的第二部分分开。在去除缓冲层图案、光敏薄膜图案、第一金属层的第二部分、以及第二金属层的第二部分的过程中，可以通过执行剥离工艺，同时去除缓冲层图案、光敏薄膜图案、第一金属层的第二部分、以及第二金属层的第二部分。
[0010]根据本发明示例性实施例的半导体器件的制造方法，还可以包括:在形成沟槽之后，在沟槽中形成栅极绝缘层；在栅极绝缘层上形成栅极电极；对η+区域的一部分进行蚀亥IJ，并在栅极电极上形成氧化层；以及在P-型外延层、η+区域以及氧化层上形成源极电极，以及在η+型碳化硅衬底的第二表面上形成漏极电极。
[0011]根据本发明的示例性实施例，在应用了沟槽栅极的碳化硅MOSFET中，在使用金属掩模形成沟槽时，利用缓冲层图案来执行剥离工艺，这样可以防止金属残留物残留在沟槽中。因此，当在沟槽中形成栅极电极时，可以防止该问题。
【专利附图】
【附图说明】
[0012]图1至图9为顺序地示出了根据本公开示例性实施例的制造半导体器件的方法的示例性示意图。
[0013]应该理解的是上述附图无需按照比例绘制，展示了本公开基本原理的各个优选特征示例的稍微简化示例。包括例如具体尺寸、朝向、位置和形状的本公开的具体设计特征将部分地由具体有意应用和使用环境来确定。
[0014]附图标记说明:
[0015]50:缓冲层55:缓冲层图案
[0016]60:光敏薄膜图案 70:第一金属层
[0017]80:第二金属层 100:η+型碳化硅衬底
[0018]200:η_型外延层 300:ρ_型外延层
[0019]400:η+ 区域450:沟槽
[0020]500:栅极绝缘层 510:氧化层
[0021]600:栅极电极700:源极电极
[0022]800:漏极电极
【具体实施方式】
[0023]下面详细参考本发明的各种实施方式，本发明的实施例在附图中被图解并且在下面被描述。尽管本发明将结合示范性实施例被描述，然而可以理解的是，本描述并不意在将本发明限制到那些示范性实施例上。相反地，本发明意在不仅仅覆盖示范性实施例，而且覆盖各种可选形式、变型、等价形式和其它实施例，其可被包含在由所附权利要求所限定的本发明的精神和范围中。
[0024]本文所用的术语仅用于描述特定实施例的目的，而并非旨在限制本发明。除非上下文明确指出，否则如本文中所使用的单数形式“一”、“一个”和“该”等意图也包括复数形式。还应该理解的是，在本说明书中使用“包括”和/或“包含”等术语时，是意图说明存在该特征、整数、步骤、操作、元素和/或组件，而不排除一个或多个其它特征、整数、步骤、操作、元素、组件、和/或其组合的存在或增加。如本文中所使用的，术语“和/或”包括一个或多个相关列出项目的任何和所有组合。
[0025]在附图中，为了清楚而放大了层、薄膜、面板、区域等等的厚度。应该理解的是，在“层”被称作在另一层或基底“上”时，其可以直接在其它层或基底上，或者也可以存在插入层。在说明书全文中，相同的附图标记表示相同的元件。
[0026]此外，应该理解的是，可以由至少一个控制单元执行以下方法。术语“控制单元”是指包括存储器和处理器的硬件装置。存储器被配置成存储程序指令，处理器被配置成运行程序指令以执行以下进一步说明的一个或多个工序。此外，应该理解的是，可以由包括控制单元的设备执行以下方法，由此可知该设备在本领域中适用于半导体器件制造。
[0027]下文中，将参照图1至图9详细描述根据本发明示例性实施例的半导体器件的制造方法。
[0028]图1至图9是顺序地示出根据本发明示例性实施例的半导体器件的制造方法的示例性示意图。
[0029]参照图1，制备η+型碳化硅衬底100 ;通过第一外延生长，在η+型碳化硅衬底100的第一表面上形成η-型外延层200 ;通过第二外延生长，在η-型外延层200上形成ρ-型外延层300 ；以及通过第三外延生长，在P-型外延层300上形成η+区域400。在当前的示例性实施例中，η+区域400通过第三外延生长形成,但是，η+区域400也可以通过将η+离子注入P-型外延层300的一部分表面中，而不进行外延生长来形成。
[0030]参照图2，缓冲层50形成在η+区域400上。缓冲层50可以由二氧化硅(Si02)、硼磷硅酸盐玻璃(BPSG)和高密度等离子(HDP)氧化层中的任意一个或多个形成。
[0031]参照图3，在缓冲层50的一部分上形成光敏薄膜图案60。在此，光敏薄膜图案60形成在形成沟槽450的部分中，后面将进一步描述。
[0032]参照图4，利用光敏薄膜图案60作为掩模蚀刻缓冲层50，以在光敏薄膜图案60下面形成缓冲层图案55。在此，作为蚀刻工艺，可以利用缓冲氧化物蚀刻剂(BOE)来执行湿法蚀刻工艺。缓冲氧化物蚀刻剂可以包括氟化铵(NH4F)、氢氟酸(HF)和水中的一种或多种。
[0033]通过蚀刻工艺，去除了由光敏薄膜图案60露出的缓冲层50的一部分。因此，缓冲层图案55露出了 η+区域400的一部分。此外，对位于光敏薄膜图案60下面的缓冲层50的一部分进行蚀刻，一直到光敏薄膜图案60两端的内侧。因此，缓冲层图案55的两端分别被布置在光敏薄膜图案60的两端的内侧。
[0034]参照图5,在露出的η+区域400和光敏薄膜图案60上顺序地形成有第一金属层70和第二金属层80。第一金属层70包括布置在η+区域400上的第一部分75,以及布置在光敏薄膜图案60上的第二部分76。第二金属层80包括布置在η+区域400上的第一部分85，以及布置在光敏薄膜图案60上的第二部分86。
[0035]第一金属层70的第一部分75与第一金属层70的第二部分76彼此不连接，而是相互分开，使得光敏薄膜图案60以及布置在光敏薄膜图案60下面的缓冲层图案55布置在二者之间。类似地，第二金属层80的第一部分85和第二金属层80的第二部分86彼此不连接，而是相互分开。在此，第一金属层70可以由铬(Cr)形成。此外，第二金属层80可以由镍(Ni)形成。第一金属层70的厚度可以近似为50nm,而第二金属层80的厚度可以近似为 150nm。
[0036]参照图6，去除了缓冲层图案55。在此，通过执行剥离工艺去除缓冲层图案55。在去除缓冲层图案55时，同时去除位于缓冲层图案55上的光敏薄膜图案60、第一金属层70上的第二部分76、以及第二金属层80的第二部分86。因此，保留第一金属层70的第一部分75和第二金属层80的第一部分85,并且第一金属层70的第一部分75和第二金属层80的第一部分85露出出η+区域400的一部分。
[0037]由于位于光敏薄膜图案60下面的缓冲层图案55，第一金属层70的第一部分75和第一金属层70的第二部分76彼此分离，并且第二金属层80的第一部分85和第二金属层80的第二部分86彼此分离，因此在通过剥离工艺去除过程中，不会残留第一金属层70的第二部分76和第二金属层80的第二部分86的残留物。
[0038]参照图7，利用第一金属层70的第一部分75和第二金属层80的第一部分85作为掩模，对露出的η+区域400进行蚀刻，以形成沟槽450。在此，可以执行干法蚀刻工艺作为蚀刻工艺。沟槽450穿透η+区域400和ρ-型外延层300，并形成在η-型外延层200上。
[0039]参照图8,在去除第一金属层70的第一部分75和第二金属层80的第一部分85之后，在沟槽450中形成栅极绝缘层500，并在栅极绝缘层500上形成栅极电极600。栅极电极600填充沟槽450。
[0040]参照图9，对η+区域400的一部分进行蚀刻，并在栅极电极600上形成氧化层510。通过蚀刻η+区域400的一部分来露出P-型外延层300的一部分。接着，在ρ-型外延层300、η+区域400和氧化层510的露出部分上形成源极电极700，并且在η+型碳化硅衬底100的第二表面上形成漏极电极800。
[0041]通过以上这种制造方法来制备半导体器件。根据当前示例性实施例的制造方法形成的半导体器件，可以是其中施加了沟槽栅极的碳化硅MOSFET。
[0042]如上所述，在利用金属层作为掩模形成沟槽450时，通过剥离工艺来去除并未用作掩模的金属层。然而，如当前示例性实施例所述，在剥离工艺时利用缓冲层图案55，使得位于缓冲层图案55上的金属层被去除，而没有残留物。因此，能够防止在沟槽450中形成金属残留物。因此，当在沟槽450中形成栅极电极600时不会发生问题。
[0043]尽管已结合当前被视为实际的示例性实施例对本发明进行描述，然而，应该理解的是，本发明的保护范围不限于上述实施例，与之相反，本发明意图覆盖包括在所附权利要求的精神和范围内的各种修改变形和等价布置。
【权利要求】
1.一种半导体器件的制造方法，包括: 在η+型碳化硅衬底的第一表面上顺序地形成η-型外延层、P-型外延层、以及η+区域； 在所述η+区域上形成缓冲层； 在所述缓冲层的一部分上形成光敏薄膜图案； 利用所述光敏薄膜图案作为掩模对所述缓冲层进行蚀刻以形成缓冲层图案，所述缓冲层图案布置在所述光敏薄膜图案下方并露出所述η+区域的一部分； 在所述η+区域的露出部分和所述光敏薄膜图案上顺序地形成第一金属层和第二金属层，所述第一金属层和第二金属层都包括布置在所述η+区域上的第一部分和布置在所述光敏薄膜图案上的第二部分； 去除所述缓冲层图案、所述光敏薄膜图案、所述第一金属层的第二部分、以及所述第二金属层的第二部分，以露出所述η+区域的一部分；以及 利用所述第一金属层的第一部分和所述第二金属层的第一部分作为掩模对所述η+区域的露出部分进行蚀刻，以形成沟槽， 其中所述沟槽穿过所述η+区域和所述P-型外延层，并且形成在所述η-型外延层上。
2.如权利要求1所述的方法，其中所述缓冲层由二氧化硅、BPSG以及HDP氧化层中的任意一个或多个形成。
3.如权利要求2所述的方法，其中在形成所述缓冲层图案过程中，利用缓冲氧化物蚀刻剂执行湿法蚀刻工艺。
4.如权利要求3所述的方法，其中所述缓冲氧化物蚀刻剂包括氟化铵、氢氟酸以及水中的一种或多种。
5.如权利要求4所述的方法，其中所述缓冲层图案的两端被布置在所述光敏薄膜图案的两端的内侧。
6.如权利要求5所述的方法，其中所述第一金属层由铬形成，且所述第二金属层由镍形成。
7.如权利要求6所述的方法，其中所述第二金属层的厚度大于所述第一金属层的厚度。
8.如权利要求7所述的方法，其中所述第一金属层的第一部分与所述第一金属层的第二部分分开，并且 所述第二金属层的第一部分与所述第二金属层的第二部分分开。
9.如权利要求8所述的方法，其中在去除所述缓冲层图案、所述光敏薄膜图案、所述第一金属层的第二部分、以及所述第二金属层的第二部分的过程中， 通过执行剥离工艺，同时去除所述缓冲层图案、所述光敏薄膜图案、所述第一金属层的第二部分、以及所述第二金属层的第二部分。
10.如权利要求1所述的方法，还包括: 在形成所述沟槽之后， 在所述沟槽中形成栅极绝缘层； 在所述栅极绝缘层上形成栅极电极； 所述η+区域的一部分进行蚀刻，并在所述栅极电极上形成氧化层；以及 在所述P-型外延层、所述η+区域以及所述氧化层上形成源极电极，以及在所述η+型碳化硅衬底的第二表面上形成漏极电极。
11.一种装置，包括: 控制单元，其包括被配置成存储程序指令的存储器，以及被配置成运行所存储的程序指令以执行半导体器件的制造方法的处理器，所述半导体器件的制造方法包括: 在η+型碳化硅衬底的第一表面上顺序地形成η-型外延层、P-型外延层、以及η+区域； 在所述η+区域上形成缓冲层； 在所述缓冲层的一部分上形成光敏薄膜图案； 利用所述光敏薄膜图案作为掩模对所述缓冲层进行蚀刻以形成缓冲层图案，所述缓冲层图案布置在所述光敏薄膜图案下方并露出所述η+区域的一部分； 在所述η+区域的露出部分和所述光敏薄膜图案上顺序地形成第一金属层和第二金属层，所述第一金属层和第二金属层都包括布置在所述η+区域上的第一部分和布置在所述光敏薄膜图案上的第二部分； 去除所述缓冲层图案、所述光敏薄膜图案、所述第一金属层的第二部分、以及所述第二金属层的第二部分，以露出所述η+区域的一部分；以及 利用所述第一金属层的第一部分和所述第二金属层的第一部分作为掩模对所述η十区域的露出部分进行蚀刻，以形成沟槽， 其中所述沟槽穿过所述η+区域和所述P-型外延层，并且形成在所述η-型外延层上。
【文档编号】H01L21/04GK104465339SQ201310757104
【公开日】2015年3月25日 申请日期:2013年12月27日 优先权日:2013年9月13日
【发明者】郑永均, 千大焕, 洪坰国, 李钟锡, 朴正熙 申请人:现代自动车株式会社