一种led芯片的制作方法
【专利摘要】本实用新型公开了一种LED芯片，其中该LED芯片包括：衬底；缓冲层；N型半导体层；多量子阱，该多量子阱的面积小于N型半导体层的面积，以在N型半导体层上形成N电极安装区；电子阻挡层；P型半导体层，其具有线形开口，线形开口的底部与电子阻挡层接触；N电极，N电极形成在N电极安装区上；P电极，该P电极包括：P电极线部，填充线形开口的底部的P电极线部、位于P型半导体层之上并且位于线形开口上边缘的一端的P电极端部和连接P电极端部和P电极线部的一端的P电极连接部；以及隔离层，隔离层位于P电极端部与P型半导体层之间，隔离层的形状与P电极端部的形状相匹配。本实用新型的LED芯片具有驱动电压低、发光亮度高等优点。
【专利说明】—种LED芯片
【技术领域】
[0001]本实用新型属于半导体【技术领域】，具体涉及一种LED芯片。
【背景技术】
[0002]由于LED具有环保、节能、寿命长等优点，得到的广泛的应用。图1为现有技术中的水平结构LED芯片的结构示意图。由图1可知，该LED芯片具有如下特征:(I)该外延片结构中生长有常规的N型半导体层2’ ；(2)P电极8’直接沉积在P型半导体5’表面的ITO材料的电流扩散层(Current Diffusion Layer, Q)L)7’之上,且P电极8’下方设置有SiO2材料的电流阻挡层(Current Blocking Layer, CBL)6' ;(3)N电极5’直接接触N型半导体层2，。
[0003]在该LED芯片中，由于ITO材料的导电性好，而电流会选择电阻最小的路径进行传输扩散，所以电流从P电极8’注入后会沿电流扩散层7’表面快速扩散到台阶区域，然后再直接向下依次穿过P型半导体层5’、电子阻挡层(Electron Blocking Layer, EBL) 4’、多量子讲(Multiple Quantum Wells, MQff) 3'后进入N电极。该现象对LED芯片造成了一系列不良影响。首先，P型半导体层5’台阶边缘和N型半导体层2’中N电极5’附近的位置的电流密度很强，容易出现电流拥挤效应，从而导致电压偏高。其次，由于绝大部分电流是电流阻挡层6 ’形成的台阶边缘处向下穿越多量子阱3’，其它区域(特别是电流阻挡层6 ’正下方中心区域)多量子阱3’中注入的电流密度很低，发光很少，导致整体LED芯片的发光亮度偏低。
【发明内容】
[0004]本实用新型旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本实用新型的一个目的在于提出一种驱动电压低、发光亮度高的LED芯片。实用新型本实用新型提供一种LED芯片，包括:
[0005]衬底；
[0006]形成在衬底之上的缓冲层，所述缓冲层包括成核层和形成在成核层上的本征层；
[0007]N型半导体层，所述N型半导体层位于所述缓冲层之上；
[0008]多量子阱，所述多量子阱位于所述N型半导体层之上，所述多量子阱的面积小于所述N型半导体层的面积，以在所述N型半导体层上形成N电极安装区；
[0009]电子阻挡层，所述电子阻挡层位于所述多量子阱之上；
[0010]P型半导体层，所述P型半导体层位于所述电子阻挡层之上，所述P型半导体层具有线形开口，所述线形开口的底部与所述电子阻挡层接触；
[0011]N电极，所述N电极形成在所述N电极安装区上，；
[0012]P电极，所述P电极包括:
[0013]P电极线部，所述P电极线部填充所述线形开口的底部；
[0014]P电极端部，所述P电极端部位于所述P型半导体层之上并且位于所述线形开口上边缘的一端；和
[0015]P电极连接部，所述P电极连接部连接所述P电极端部和所述P电极线部的一端；以及
[0016]隔离层，所述隔离层位于所述P电极端部与所述P型半导体层之间，所述隔离层的形状与所述P电极端部的形状相匹配。
[0017]进一步,所述N电极包括:
[0018]N电极线部，所述N电极线部与所述线形开口平行；和
[0019]N电极端部，所述N电极端部与所述N电极线部的一端相连。
[0020]进一步，所述N电极安装区靠近所述LED芯片的一侧，所述线形开口靠近所述LED芯片的另一侧。
[0021]进一步，所述隔离层延伸至所述线形开口的侧壁。
[0022]进一步，所述N型半导体层包括:
[0023]第一 N型半导体层，所述第一 N型半导体层位于所述缓冲层之上；以及
[0024]第二 N型半导体层，所述第二 N型半导体层位于所述第一 N型半导体层之上，其中
[0025]所述第一 N型半导体层的面积大于所述第二 N型半导体层的面积，以在所述第一N型半导体层上形成N电极安装区。
[0026]进一步，所述LED芯片还包括:
[0027]N电极电流扩散层，所述N电极电流扩散层位于所述N电极与所述N型半导体层之间，且所述N电极电流扩散层的形状与所述N电极的形状相匹配。
[0028]进一步，所述N电极电流扩散层由ITO构成。
[0029]进一步，所述LED芯片还包括:
[0030]出光层，所述出光层位于所述P型半导体层顶表面的未被所述P电极覆盖的区域之上。
[0031]进一步,所述出光层由ITO构成。
[0032]实用新型本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
【专利附图】
【附图说明】
[0033]本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:
[0034]图1是传统水平结构的LED芯片的结构示意图；
[0035]图2为本实用新型第一实施例的LED芯片的结构示意图；
[0036]图3a和图3b为本实用新型一个实施例的LED芯片的电极布局示意图；
[0037]图4为本实用新型第二实施例的LED芯片的结构示意图；
[0038]图5a和图5b为本实用新型第二实施例的LED芯片的结构不意图和俯视不意图；
[0039]图6a和图6b为本实用新型第四实施例的LED芯片的结构示意图和俯视示意图；
[0040]图7是根据本实用新型实施例的LED芯片的形成方法的流程图；和
[0041]图8至图13是根据本实用新型实施例的LED芯片的形成方法的具体过程示意图。【具体实施方式】
[0042]下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制。
[0043]在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”、“顺
时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
[0044]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0045]在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
[0046]下面结合图2至图13详细介绍本实用新型的LED芯片及其形成方法。
[0047]图2为本实用新型第一实施例的LED芯片的结构示意图。如图所示，该LED芯片可以包括以下部分:衬底100、缓冲层110、N型半导体层200、多量子阱300、电子阻挡层400、P型半导体层500、N电极600、P电极700和隔离层800。缓冲层110位于在衬底100之上。N型半导体层200位于在缓冲层110之上。多量子阱300形成在N型半导体层200之上，该多量子阱300的面积小于N型半导体层200的面积，以在N型半导体层200上形成N电极安装区。电子阻挡层400位于多量子阱300之上。P型半导体层500位于电子阻挡层400之上，P型半导体层500具有线形开口，线形开口的底部与电子阻挡层400接触。N电极600形成在N电极安装区上P电极700包括P电极线部710、P电极端部720和P电极连接部730。其中，P电极线部710填充线形开口的底部，形状狭长；P电极端部720位于P型半导体层500之上并且位于线形开口上边缘的一端，形状不限但面积不宜过大，可以用于与金属线相连引出电极；P电极连接部730位于线形开口的侧壁并且将P电极端部720连接至P电极线部710的一端。隔离层800位于P电极端部720与P型半导体层500之间，隔离层800的形状与P电极端部720的形状相匹配。
[0048]所述缓冲层110包括成核层和形成在成核层上的本征层，其目的在于，为后续外延层的生长提供良好的基础，减少晶体缺陷的广生。
[0049]在本实用新型实施例中，所述半导体层为氮化物半导体层，具体地，所述P型半导体层500为P型GaN半导体层，N型半导体层200为N型GaN半导体层，所述成核层及本征层则分别为氮化镓成核层和本征氮化镓层。
[0050]所述成核层为在500?600°C下生长，所述本征层为在1000?1100°C下生长的本征半导体层。
[0051]需要说明的是，衬底100、缓冲层110、N型半导体层200、多量子阱300、电子阻挡层400、P型半导体层500、N电极600、P电极700和隔离层800的材料及厚度，可以根据目标LED芯片的性能而灵活选择，该技术属于本领域技术人员的公知，本文不赘述。根据本实用新型上述实施例的LED芯片，至少具有如下优点:
[0052](I)P电极中的P电极端部充当与外界电连接的部分保留在P型半导体层表面，而该P电极端部底部设计有隔离层组织电流从P电极端部下方进入多量子阱，也就是说电流仅能从P电极线部流入多量子阱。
[0053](2) P电极线部是设置在紧挨多量子阱之上的电子阻挡层中的，因此外部电流从P电极端部注入后导向P电极线部然后直接扩散到电子阻挡层并注入多量子阱，无需经过整个P型半导体层和电子阻挡层的上半部分，减少了驱动电压，提高了电流的注入效率从而提高了发光效率。
[0054](3)结构简单，适合大批量生产。
[0055]如【背景技术】所说明的，由于传统LED芯片存在电流扩散不均匀的情况，极易在N极区域按电流拥挤效应，导致LED芯片的驱动电压偏高，发光亮度偏低。针对于此，本实用新型设计出一种LED芯片中N电极600与P电极700呈狭长形状且二者平行间隔开来布局的技术方案，以使电流能够均匀地从P电极700扩散至N电极600。为此，在本实用新型的一个实施例中，N电极600包括N电极线部610和N电极端部620。其中，N电极线部610与线形开口平行，形状狭长；N电极端部620与N电极线部610的一端相连，形状不限但面积不宜过大，可以用于与金属线相连引出电极。该实施例的LED芯片的电极布局示意图可以如图3a或图3b所示，图中箭头表示电流方向。优选地，采用电极对称性更好、电流扩散更加均匀的图3a所示的电极布局方式。电极布局整体采取上下平行的方式，电流可以比较均匀地从P电极线部扩散至N电极线部，不容易出现电流局部拥挤效应，避免了驱动电压偏高。
[0056]在本实用新型的一个实施例中，N电极安装区靠近LED芯片的一侧，线形开口靠近所述LED芯片的另一侧。该实施例的LED芯片的俯视图中，N电极600和P电极700分别位于LED芯片的不同侧，可以使得电流流过绝大部分芯片面积，提高发光亮度。
[0057]图4为本实用新型第二实施例的LED芯片的结构示意图。如图所示，隔离层800延伸至线形开口的侧壁。该实施例的LED芯片中的隔离层800不仅阻止了 P电极端部720向P型半导体层500中注入电流，也阻止了 P电极连接部730向P型半导体层500中注入电流，避免了电流经过P型半导体层500，有利于降低驱动电压。
[0058]图5a和图5b为本实用新型第三实施例的LED芯片的结构示意图和俯视示意图，图5a中箭头表示电流方向。如图所示，LED芯片中的N型半导体层200可以包括第一 N型半导体层210和第二 N型半导体层220。第一 N型半导体层210可以位于衬底100之上。当LED芯片中包括缓冲层110时，则第一 N型半导体层210位于缓冲层110之上。第二 N型半导体层220位于第一 N型半导体层210之上。第一 N型半导体层210的掺杂浓度大于第二 N型半导体层220的掺杂浓度。第一 N型半导体层210的面积大于第二 N型半导体层的面积220，以在第一 N型半导体层上形成N电极安装区。
[0059]在本实用新型上述实施例中，可以使第一 N型半导体层210为重掺杂浓度，第二 N型半导体层220为普通掺杂浓度，具体浓度可根据需要来选择。通过设置第一 N型半导体层210，可以使电流纵向(即垂直)穿过多量子阱400和第二 N型半导体层220之后，通过导电性优良的重掺杂的第一 N型半导体层210快速地横向(即水平)扩散到N电极600的位置，减少电压损耗。
[0060]图6a和图6b为本实用新型第四实施例的LED芯片的结构示意图和俯视示意图，图6a中箭头表示电流方向。如图所示，LED芯片中还可包括N电极电流扩散层900和出光层1000中的至少一种。该N电极电流扩散层900可以位于N电极600与N型半导体层200之间，且N电极电流扩散层900的形状与N电极600的形状相匹配。该N电极电流扩散层可以由ITO等材料构成。出光层1000可以位于P型半导体层500顶表面的未被P电极700覆盖的区域之上。出光层同样可以由ITO等材料构成。优选地，可以同时设置N电极电流扩散层900和出光层1000且均采用ITO材料。
[0061]根据本实用新型上述实施例的LED芯片中，增设N电极电流扩散层900可以使电流分布更均匀。而ITO材料的方块电阻小，是常用的电流扩散层材料之一。需要说明的是，由于电流并不流经P型半导体层500，因此本无需在P型半导体层500上设置P电极电流扩散层。此实施例中，P型半导体层500上的ITO材料层用作另一用途——作为出光层1000。ITO材料的折射率(折射率约1.8-2.0)介于P型半导体层500 (例如GaN折射率2.5)和环境空气(折射率约1.0)之间，能够减少光线在出光界面上的全反射，起到增透膜的效果，增加LED芯片发光亮度。
[0062]如图7所示，根据本实用新型实施例的LED芯片的形成方法，可以包括以下步骤:
[0063]S1.提供衬底。
[0064]S2.在衬底之上形成缓冲层。
[0065]S3.在缓冲层之上形成N型半导体层。
[0066]S4.在N型半导体层之上形成多量子阱。
[0067]S5.在多量子阱之上形成电子阻挡层。
[0068]S6.在电子阻挡层之上形成P型半导体层。
[0069]S7.对P型半导体层、电子阻挡层和多量子阱层进行局部刻蚀，以暴露出N型半导体层的一部分作为N电极安装区；
[0070]S8.在P型半导体层中形成一个线形开口，线形开口的底部与电子阻挡层接触；
[0071]S9.在P型半导体层之上且位于线形开口上边缘的一端的位置形成图形化的隔离层；以及
[0072]S10.形成N电极和P电极。N电极位于所述N电极安装区上。P电极包括P电极线部，P电极端部和P电极连接部。P电极线部填充线形开口的底部。P电极端部位于隔离层之上并且P电极端部的形状与隔离层的形状相匹配。P电极连接部位于线形开口的侧壁并且将P电极端部连接至P电极线部的一端。
[0073]需要说明的是，衬底、缓冲层、N型半导体层、多量子阱、电子阻挡层、P型半导体层、N电极、P电极和隔离层的材料及厚度，可以根据目标LED芯片的性能而灵活选择，该技术属于本领域技术人员的公知，本文不赘述。需要说明的是，步骤S107、步骤S108以及步骤S109的执行顺序可以灵活调整，可以根据需要先后或后先地执行，不改变本实用新型的实质。
[0074]根据本实用新型上述实施例的LED芯片的形成方法，至少具有如下优点:[0075](I)制得的LED芯片中P电极中的P电极端部充当与外界电连接的部分保留在P型半导体层表面，而该P电极端部底部设计有隔离层组织电流从P电极端部下方进入多量子阱，也就是说电流仅能从P电极线部流入多量子阱。
[0076](2) P电极线部是设置在紧挨多量子阱之上的电子阻挡层中的，因此外部电流从P电极端部注入后导向P电极线部然后直接扩散到电子阻挡层并注入多量子阱，无需经过整个P型半导体层和电子阻挡层的上半部分，减少了驱动电压，提高了电流的注入效率从而提高了发光效率。
[0077](3)工艺简单，适合大批量生产。
[0078]在本实用新型的一个实施例中，N电极包括:N电极线部，所述N电极线部与所述线形开口平行；和N电极端部，所述N电极端部与所述N电极线部的一端相连。电极布局整体采取上下平行的方式，电流可以比较均匀地从P电极线部扩散至N电极线部，不容易出现电流局部拥挤效应，避免了驱动电压偏高。
[0079]在本实用新型的一个实施例中，所述N电极安装区靠近所述LED芯片的一侧，所述线形开口靠近所述LED芯片的另一侧。该实施例的LED芯片的俯视图中，N电极和P电极分别位于LED芯片的不同侧，可以使得电流流过绝大部分芯片面积，提高发光亮度。
[0080]在本实用新型的一个实施例中，所述隔离层延伸至所述线形开口的侧壁。该实施例的LED芯片中的隔离层不仅阻止了 P电极端部向P型半导体层中注入电流，也阻止了 P电极连接部向P型半导体层中注入电流，避免了电流经过P型半导体层，有利于降低驱动电压。
[0081]在本实用新型另一实施例中，步骤S103包括以下步骤:首先，在缓冲层之上(或直接在衬底之上)形成第一 N型半导体层；然后，在第一 N型半导体层之上形成第二 N型半导体层之上。其中，第一 N型半导体层的掺杂浓度大于第二 N型半导体层的掺杂浓度，第一 N型半导体层的面积大于第二 N型半导体层的面积，并且N电极形成在第一 N型半导体层之上。
[0082]在本实用新型又一实施例中，LED芯片的形成方法还可以包括步骤:在N电极与N型半导体层之间形成N电极电流扩散层，N电极电流扩散层的形状与N电极的形状相匹配。其中，N电极电流扩散层可以由ITO构成。设置N电极电流扩散层可以使得N电极附近区域的电流分布更均匀，避免产生电流拥挤效应。
[0083]在本实用新型另一实施例中，LED芯片的形成方法还包括步骤:在P型半导体层顶表面的、未被P电极覆盖的区域之上形成出光层。其中，出光层可以由ITO构成。设置出光层可以使得LED芯片中的光顺利导出。
[0084]需要说明的是，设置N电极电流扩散层和设置出光层可以先后、后先或同时进行，不改变本实用新型的实质。当N电极电流扩散层和设置出光层材料相同时，优选同时设置N电极电流扩散层和设置出光层。
[0085]为使本领域技术人员更好地理解本实用新型，下面结合图8至图13详细介绍一个GaN基LED芯片的形成过程。
[0086]A.提供蓝宝石衬底100，通过MOCVD工艺，依次形成理想厚度的AlN作为缓冲层110、掺杂Si浓度为IO19 Cm3的N++ GaN作为第一 N型半导体层210、掺杂Si浓度为IO18 cm3的N-GaN作为第二 N型半导体层220、五个周期InGaN/GaN作为多量子阱300、AlGaN作为电子阻挡层400、掺杂Mg浓度为IO17 cm3的P-GaN作为P型半导体层500。如图8所示，图8为结构示意图。
[0087]B.通过光刻和刻蚀等工艺，去掉P型半导体层500、电子阻挡层400和多量子阱层300以及第二 N型半导体层220的局部部分，以露出第一 N型半导体层210的局部部分，该部分即N电极的预设安装位置。如图9a和图9b所示，其中，图9a为结构示意图，图9b为俯视不意图。
[0088]C.通过光刻和刻蚀等工艺，在P型半导体层500中形成一个线形开口 510，线形开口 510靠近LED芯片的另一侧，与线形开口 510的底部与电子阻挡层400接触。该线形开口即P电极线部的预设安装位置。如图1Oa和图1Ob所示，其中，图1Oa为结构示意图，图1Ob为俯视不意图。
[0089]D.沉积SiO2材料并进行光刻和刻蚀等工艺，在P电极端部的预设安装位置形成隔离层800，如图1la所示，图1la为结构示意图。优选地，该隔离层800还可以延伸至线形开口 510的侧壁位置(即保留侧壁位置的SiO2而不被刻蚀掉)，如图1la所示，图1lb为结构示意图。此时的器件的俯视示意图如图1lc所示。
[0090]E.沉积ITO材料并进行光刻和刻蚀等工艺，在N电极的预设安装位置形成图形化的N电极电流扩散层900，以及在P型半导体层上方P电极预设位置之外的区域形成出光层1000。如图12a和图12b所示，其中，图12a为结构示意图，图12b为俯视示意图。
[0091]F.沉积电极材料并加工，形成N电极(包括N电极线部610和N电极端部620)和P电极(包括P电极线部710、P电极端部720和P电极连接部)。如图13所示，图13为结构示意图。
[0092]在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在不脱离本实用新型的原理和宗旨的情况下在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。
【权利要求】
1.一种LED芯片，其特征在于，包括: 衬底； 形成在衬底之上的缓冲层，所述缓冲层包括成核层和形成在成核层上的本征层； N型半导体层，所述N型半导体层位于所述缓冲层之上； 多量子阱，所述多量子阱位于所述N型半导体层之上，所述多量子阱的面积小于所述N型半导体层的面积，以在所述N型半导体层上形成N电极安装区； 电子阻挡层，所述电子阻挡层位于所述多量子阱之上； P型半导体层，所述P型半导体层位于所述电子阻挡层之上，所述P型半导体层具有线形开口，所述线形开口的底部与所述电子阻挡层接触； N电极，所述N电极形成在所述N电极安装区上，； P电极，所述P电极包括: P电极线部，所述P电极线部填充所述线形开口的底部； P电极端部，所述P电极端部位于所述P型半导体层之上并且位于所述线形开口上边缘的一端；和 P电极连接部，所述P电极连接部连接所述P电极端部和所述P电极线部的一端；以及隔离层，所述隔离层位于所述P电极端部与所述P型半导体层之间，所述隔离层的形状与所述P电极端部的形状相匹配。
2.如权利要求1所述的LED芯片，其特征在于，所述N电极包括: N电极线部，所述N电极线部与所述线形开口平行；和 N电极端部，所述N电极端部与所述N电极线部的一端相连。
3.如权利要求1所述的LED芯片，其特征在于，所述N电极安装区靠近所述LED芯片的一侧，所述线形开口靠近所述LED芯片的另一侧。
4.如权利要求1所述的LED芯片，其特征在于，所述隔离层延伸至所述线形开口的侧壁。
5.如权利要求1所述的LED芯片，其特征在于，所述N型半导体层包括: 第一 N型半导体层，所述第一 N型半导体层位于所述缓冲层之上；以及 第二 N型半导体层，所述第二 N型半导体层位于所述第一 N型半导体层之上，其中所述第一 N型半导体层的面积大于所述第二 N型半导体层的面积，以在所述第一 N型半导体层上形成N电极安装区。
6.如权利要求1所述的LED芯片，其特征在于，还包括: N电极电流扩散层，所述N电极电流扩散层位于所述N电极与所述N型半导体层之间，且所述N电极电流扩散层的形状与所述N电极的形状相匹配。
7.如权利要求6所述的LED芯片，其特征在于，所述N电极电流扩散层由ITO构成。
8.如权利要求1-5中任一项所述的LED芯片，其特征在于，还包括: 出光层，所述出光层位于所述P型半导体层顶表面的未被所述P电极覆盖的区域之上。
9.如权利要求8所述的LED芯片，其特征在于，所述出光层由ITO构成。
【文档编号】H01L33/44GK203617332SQ201320649857
【公开日】2014年5月28日 申请日期:2013年10月22日 优先权日:2013年10月22日
【发明者】张戈 申请人:惠州比亚迪实业有限公司