半导体封装元件及其导线架结构的制作方法
【专利摘要】本实用新型是有关于一种半导体封装元件及其导线架结构，半导体封装元件包括有一导线架、多条引线、一芯片、及一封装胶体。导线架结构包括有一芯片托盘、二弯折部、二联结杆及多个引脚。每一引脚具有相连的一内引脚、一支撑部及一外引脚，二弯折部设置于芯片托盘的对应侧，是斜向链接芯片托盘及联结杆，而内引脚的底缘与芯片托盘的底缘间具有一下凹深度，使得芯片托盘的位置是低于二弯折部及内引脚，形成一内凹结构。由此，可降低整体封装厚度并加强结构强度，在有限的厚度尺寸下，同时达到性能高、质量佳的封装结构，能符合市场需求及降低成本价格。
【专利说明】半导体封装元件及其导线架结构
【技术领域】
[0001]本实用新型是关于一种半导体封装元件及其导线架结构，尤指一种适用于小外型封装技术的半导体封装元件及其导线架结构。
【背景技术】
[0002]随着科技的发展，针对不同需求的半导体元件，具有各式各样的封装技术，而且许多传统的封装方式也逐渐在进步当中，像是双列直插式封装(DIP)、四方扁平封装(QFP)以及小外型封装(SOP)等方式，逐渐朝向更小、更轻、更便宜的方向发展。
[0003]请参照图7所示，是已知半导体封装元件的剖视图，主要包括:一半导体封装元件
6、多条引线62、一芯片63以及一封装胶体64。半导体封装元件6是为金属材质，并包括有一芯片托盘611及多个引脚613,多个引脚613设置于芯片托盘611的两侧，芯片63是以黏着层632黏设于芯片托盘611上并利用多条弓I线62电连接至半导体封装元件6的多个引脚613，若有其他需接线的元件，则再利用多条引线62电连接至芯片托盘611的其他预先设定区域。此外，芯片63、芯片托盘611、半导体封装元件6的部分引脚613、以及多条引线62是包覆于一封装胶体64内，然而，此种传统小外型封装构造在整体封装厚度大多会超过1.75毫米，产品太厚，已经不能满足市场需求。此外，已知引脚折弯处常会紧邻封装胶体外侧，故在进行打线接合时，容易在引脚折弯处产生不必要的变形，因此，如何增加整体导线架强度也是本实用新型考虑的部分。
[0004]本实用新型主要针对小外型封装的产品进行改良设计，从现在看来，一些传统的小外型集成电路(SOIC)产品导线架的尺寸厚度已不符合当代讲求轻薄短小的趋势了，不论在整体封装厚度或是导线架强度皆存在改善的空间。
[0005]因此，创作人缘因于此，本于积极发明的精神，亟思一种可以解决上述问题的半导体封装元件及其导线架结构，几经研究实验终至完成本实用新型。
实用新型内容
[0006]本实用新型的主要目的是在提供一种半导体封装元件及其导线架结构，以降低整体封装厚度并加强结构强度，在整体有限的厚度尺寸下，同时达到性能高、质量佳的封装结构，俾能符合市场需求及降低成本价格。
[0007]为达成上述目的，本实用新型提供一种半导体封装元件，包括:
[0008]一导线架，包括有一芯片托盘、二弯折部、二联结杆及多个引脚，该每一引脚具有相连的一内引脚、一支撑部及一外引脚，该二弯折部设置于该芯片托盘的对应侧，斜向链接该芯片托盘及该二联结杆；
[0009]多条引线；
[0010]一芯片，黏设于该芯片托盘上，该芯片具有多个芯片焊垫，该多条引线经由该多个芯片焊垫分别与该多个引脚电连接；以及
[0011]一封装胶体，包覆该芯片、该芯片托盘及该每一引脚的该内引脚；[0012]其特征在于:该内引脚的底缘与该芯片托盘的底缘间具有一下凹深度，使得该芯片托盘的位置低于该二弯折部及该内引脚，形成一内凹结构，以降低整体半导体封装元件的厚度。
[0013]其中，该支撑部连接该内引脚及该外引脚，用以增强该内引脚与该外引脚间的结构强度。
[0014]其中，该芯片托盘、该二弯折部及该二联结杆的厚度相等。
[0015]其中，该芯片托盘、该二弯折部及该二联结杆的厚度小于该多个引脚的厚度。
[0016]其中，该整体封装厚度小于0.88毫米。
[0017]其中，该导线架厚度小于0.127毫米。
[0018]其中，该导线架采用化学蚀刻或机械冲压的加工成型方式。
[0019]本实用新型还提供一种导线架结构，包括有一芯片托盘、二弯折部、二联结杆及多个引脚，该每一引脚具有相连的一内引脚、一支撑部及一外引脚，该二弯折部设置于该芯片托盘的对应侧，斜向链接该芯片托盘及该二联结杆；
[0020]其特征在于:该内引脚的底缘与该芯片托盘的底缘间具有一下凹深度，使得该芯片托盘的位置低于该二弯折部及该内引脚，形成一内凹结构，以降低整体封装厚度。
[0021 ] 其中，该支撑部连接该内弓I脚及该外引脚，用以增强该内引脚与该外弓I脚间的结构强度。
[0022]其中，该芯片托盘、该二弯折部及该二联结杆的厚度相等。
[0023]其中，该芯片托盘、该二弯折部及该二联结杆的厚度小于该多个引脚的厚度。
[0024]其中，该导线架的厚度小于0.127毫米。
[0025]本实用新型的有益效果是，可以降低整体封装厚度并加强结构强度，在整体有限的厚度尺寸下，同时达到性能高、质量佳的封装结构，能符合市场需求及降低成本价格。
【专利附图】
【附图说明】
[0026]以下将通过所列举的实施例，配合随附的附图，详细说明本实用新型的技术内容及特征，其中:
[0027]图1是本实用新型一较佳实施例的导线架结构的俯视图。
[0028]图2是本实用新型一较佳实施例的导线架结构的A-A剖视图。
[0029]图3是本实用新型一较佳实施例的半导体封装元件的导线架上片的俯视图。
[0030]图4是本实用新型一较佳实施例的半导体封装元件的导线架上片打线的俯视图。
[0031]图5是本实用新型一较佳实施例的半导体封装元件的俯视图。
[0032]图6是本实用新型一较佳实施例的半导体封装元件的B-B剖视图。
[0033]图7是已知半导体封装元件的剖视图。
【具体实施方式】
[0034]请参阅图1及图2，是本实用新型一较佳实施例的导线架结构的俯视图、导线架结构的A-A剖视图。图中出示一种导线架10结构，包括有一芯片托盘11、二弯折部12、二联结杆121及多个引脚13。
[0035]其中，多个引脚13包括内引脚131、支撑部132、及外引脚133三部分，内引脚131的上表面用于后续的打线接合之用、外引脚133作为芯片与外部电路连接的桥梁，而支撑部132则提供一结构强度，避免导线架因打线接合而造成引脚13变形。
[0036]二联结杆121可延伸固定于外部架体(图未示)，作为固定支撑之用，二弯折部12设置于芯片托盘11的对应侧，是斜向链接芯片托盘11及二联结杆121，形成一体的结构。如图1及图2所示，因二弯折部12斜向链接的作用，使得芯片托盘11位置低于二联结杆121及多个引脚13的内引脚131，形成一内凹结构，可增加放置芯片以及后续打线的空间，以降低整体封装厚度。
[0037]在本实施例中，导线架10经过机械冲压或化学蚀刻方式成型后，会在必要的位置上镀上金属层，以改善导线架的表面性质，或因黏晶及焊线的需求而镀上金属层，例如每一引脚13的内引脚131上表面分别具有一镀银区域134，用以提供后续打线接合之用。另外，二弯折部12紧邻芯片托盘11的对应两侧，以支撑晶固定芯片托盘11。在本实施例中，芯片托盘11、二弯折部12及二联结杆121是为相同厚度且为一体的结构。
[0038]接着，请参阅图3至图6，是本实用新型一较佳实施例的半导体封装元件的导线架上片的俯视图、半导体封装元件的导线架上片打线的俯视图、半导体封装元件的俯视图、及半导体封装元件的B-B剖视图。
[0039]经由完成上述导线架的制作之后，如图3所示，是将芯片3上片至芯片托盘11的步骤，芯片3内部由不同的线路所组成，在其上表面设置有多个芯片焊垫31，用以将电性信号输出至多个引脚13。其中，芯片是以黏着层32黏设于芯片托盘11上。
[0040]如图4所示，下一个步骤是利用多条引线2，一般多使用多个金线，分别连接多个芯片焊垫31与多个引脚13的镀银区域134，藉以完成打线制作。
[0041]最后，如图5所示，在打线制作完成之后，灌入封装胶体4，在本实施例中采用一树脂材质的胶体，图中虚线部分即为封装胶体4，其包覆了芯片3、芯片托盘11及每一引脚13的内引脚131，并于封装胶体4的上表面设置有方向辨识点5，以隔绝外界的污染及外力的破换，并防止水份进入而破坏电性信号的传递。
[0042]综上所述，本实施例的半导体封装元件I包括一导线架10、多条引线2、一芯片3、及一封装胶体4。芯片3是黏设于芯片托盘11上，芯片3具有多个芯片焊垫31，多条引线2经由多个芯片焊垫31分别与多个引脚13电连接。此外，一封装胶体4包覆芯片3、芯片托盘11及每一引脚13的内引脚131。
[0043]如图6所示，内引脚131的底缘与芯片托盘11的底缘间具有一下凹深度D3，约为
0.102毫米，使得芯片托盘11的位置是低于二弯折部12及内引脚131，以降低整体半导体封装元件的厚度。此外，同时参阅图2，前述的芯片托盘11、二弯折部12及二联结杆121的厚度是小于多个引脚13的厚度，且厚度D2是为0.127毫米。再者，图中支撑部长度D5是为
0.01524毫米，如前所述，可提供一结构强度，避免导线架因打线接合而造成引脚13变形。
[0044]当封装程序完成后，可量测出整体封装厚度Dl是为0.88毫米，若只量测封装胶体厚度D4是为0.74毫米。由此，本实用新型的封装引线框结构在小外型封装技术上显著地降低了整体的封装厚度，提供一更为轻薄、微小化的封装结构。
[0045]上述实施例仅是为了方便说明而举例而已，本实用新型所主张的权利范围自应以权利要求范围所述为准，而非仅限于上述实施例。
【权利要求】
1.一种半导体封装元件，包括: 一导线架，包括有一芯片托盘、二弯折部、二联结杆及多个引脚，该每一引脚具有相连的一内引脚、一支撑部及一外引脚，该二弯折部设置于该芯片托盘的对应侧，斜向链接该芯片托盘及该二联结杆； 多条引线； 一芯片，黏设于该芯片托盘上，该芯片具有多个芯片焊垫，该多条引线经由该多个芯片焊垫分别与该多个引 脚电连接；以及 一封装胶体，包覆该芯片、该芯片托盘及该每一引脚的该内引脚； 其特征在于:该内引脚的底缘与该芯片托盘的底缘间具有一下凹深度，使得该芯片托盘的位置低于该二弯折部及该内引脚，形成一内凹结构，以降低整体半导体封装元件的厚度。
2.如权利要求1所述的半导体封装元件，其特征在于，其中，该支撑部连接该内引脚及该外引脚，用以增强该内引脚与该外引脚间的结构强度。
3.如权利要求1所述的半导体封装元件，其特征在于，其中，该芯片托盘、该二弯折部及该二联结杆的厚度相等。
4.如权利要求1所述的半导体封装元件，其特征在于，其中，该芯片托盘、该二弯折部及该二联结杆的厚度小于该多个引脚的厚度。
5.如权利要求1所述的半导体封装元件，其特征在于，其中，该整体封装厚度小于0.88毫米。
6.如权利要求1所述的半导体封装元件，其特征在于，其中，该导线架厚度小于0.127毫米。
7.如权利要求1所述的半导体封装元件，其特征在于，其中，该导线架采用化学蚀刻或机械冲压的加工成型方式。
8.一种导线架结构，包括有一芯片托盘、二弯折部、二联结杆及多个引脚，该每一引脚具有相连的一内引脚、一支撑部及一外引脚，该二弯折部设置于该芯片托盘的对应侧，斜向链接该芯片托盘及该二联结杆； 其特征在于:该内引脚的底缘与该芯片托盘的底缘间具有一下凹深度，使得该芯片托盘的位置低于该二弯折部及该内引脚，形成一内凹结构，以降低整体封装厚度。
9.如权利要求8所述的半导体封装元件，其特征在于，其中，该支撑部连接该内引脚及该外引脚，用以增强该内引脚与该外引脚间的结构强度。
10.如权利要求8所述的导线架结构，其特征在于，其中，该芯片托盘、该二弯折部及该二联结杆的厚度相等。
11.如权利要求8所述的导线架结构，其特征在于，其中，该芯片托盘、该二弯折部及该二联结杆的厚度小于该多个引脚的厚度。
12.如权利要求8所述的导线架结构，其特征在于，其中，该导线架的厚度小于0.127毫米。
【文档编号】H01L23/495GK203690292SQ201320827875
【公开日】2014年7月2日 申请日期:2013年12月16日 优先权日:2013年12月16日
【发明者】赫克利夫特·M·拉札罗, 张蕾蕾 申请人:苏州震坤科技有限公司