三维多层螺线管变压器的制造方法

三维多层螺线管变压器的制造方法
【专利摘要】本发明提供电感器、变压器和相关过程的实施方案。在一个方面中，装置包含具有第一和第二表面的衬底。第一感应布置包含第一组通孔、第二组通孔、布置于所述第一表面上的连接所述第一和第二通孔的第一组迹线，以及布置于所述第二表面上的连接所述第一和第二通孔的第二组迹线。第二感应布置与所述第一感应布置感应耦合且交错，并且包含第三组通孔、第四组通孔、布置于所述第一表面上的连接所述第三和第四通孔的第三组迹线，以及布置于所述第二表面上的连接所述第三和第四通孔的第四组迹线。一或多组电介质层使所述迹线的部分彼此绝缘。
【专利说明】三维多层螺线管变压器
[0001] 相关申请案
[0002] 本发明主张洛（Lo)等人于2012年5月3日申请的标题为"三维多层螺线管变压 器（THREE-DMENSIONAL MULTILAYER SOLENOID TRANSFORMER) "的第 13/463, 257 号（代理 人案号112986/QUALP119)的共同待决美国专利申请案的优先权权益，所述申请案特此以 全文引用方式且出于所有目的并入本文。

【技术领域】
[0003] 所描述技术大体上涉及电感器和变压器，且更具体来说涉及包含多层交错方案的 三维螺线管变压器。

【背景技术】
[0004] 机电系统（EMS)包含具有电和机械元件、例如致动器和传感器等换能器、光学组 件（包含镜）和电子器件的装置。EMS可以多种尺度制造，包含（但不限于）微米尺度和纳 米尺度。举例来说，微米机电系统（MEMS)装置可包含具有范围从大约一微米到数百微米或 更大的大小的结构。纳米机电系统（NEMS)装置可包含具有小于一微米的大小的结构，包含 例如小于几百纳米的大小。机电元件可使用沉积、蚀刻、光刻或其它微加工工艺来产生，所 述工艺蚀刻掉衬底或经沉积材料层的部分或添加层以形成电、机械和机电装置。
[0005] -种类型的EMS装置称为干涉式调制器（IM0D)。如本文使用，术语IM0D或干涉 式光调制器指代使用光学干涉的原理选择性地吸收或反射光的装置。在一些实施方案中， IM0D可包含一对导电板，其中一者或两者可为透明的或者完全或部分反射性的，且能够在 施加适当电信号后即刻相对运动。在一实施方案中，一个板可包含沉积于衬底上的固定层 且另一板可包含通过气隙与所述固定层分离的反射性薄膜。一个板相对于另一板的位置可 改变入射于頂0D上的光的光学干涉。頂0D装置具有广范围的应用，且预期用于改进现有产 品且产生新产品，尤其是具有显示能力的那些产品。
[0006] 各种电子电路组件可在包含电感器和变压器的EMS层级处实施。此些电路组件可 适合用于各种类型的电子装置中，例如集成电路（1C)、集成无源装置、印刷电路板（PCB)或 低温共烧陶瓷（LTCC)装置。变压器可通过感应耦合的线圈或绕组将电能从一个电路传送 到另一电路。举例来说，在传统设计中，初级线圈中变化的电流Ip在次级线圈中感应电压 Vs。当负载连接到次级线圈时，电能可通过线圈传送到负载。第二线圈中的感应电压Vs大 体上与递送到第一线圈的电压Vp成比例，且由第二线圈中的匝（绕组）的数目Ns与第一 线圈中的匝的数目Np的比率给出。此变压比一般如下界定：
[0007] Vs/Vp = Ns/Np
[0008] 在一些现代电路中，指定小形状因数变压器。由相对大金属螺旋电感器制成的常 规变压器经常不满足此些规范，尤其是装置变得越来越小且功率要求变得越来越重要时。 适合用于一些1C装置中的变压器可使用例如玻璃衬底等高电阻率衬底来实施。大体上，并 入有此些衬底的变压器可实施为平面变压器或实施为螺线管变压器。传统螺线管变压器一 般具有比平面变压器高的质量（Q)因数，但传统螺线管变压器可能具有不适合用于现代电 路中的耦合系数（k)。虽然平面变压器一般具有比螺线管变压器高的k值，但平面变压器可 能具有不适合用于现代电路中的Q因数。另外，当尝试增加 k值时存在基本瓶颈--穿玻 璃通孔（TGV)的间距。


【发明内容】

[0009] 本发明的结构、装置、设备、系统和过程各自具有若干创新方面，其中并无单个一 者唯一地负责本文揭示的合意属性。
[0010] 揭示电感器、变压器、装置、设备、系统和相关制造过程的实例性实施方案。
[0011] 根据本发明中描述的标的物的一个创新方面，装置包含具有第一表面和第二表面 的衬底。所述装置包含第一电感布置，其包含共同形成第一导电通路的多个第一导电路径。 所述第一导电通路具有第一回转轴。在一些实施方案中，所述多个第一导电路径包含至少 从所述第一表面延伸到所述第二表面的第一组通孔、至少从所述第一表面延伸到所述第二 表面的第二组通孔、布置于所述第一表面上的连接所述第一组通孔与所述第二组通孔的第 一组迹线，以及布置于所述第二表面上的连接所述第一组通孔与所述第二组通孔的第二组 迹线。所述装置还包含第二感应布置，其与所述第一感应布置感应耦合且交错并且包含共 同形成第二导电通路的多个第二导电路径。所述第二导电通路具有第二回转轴，所述第一 回转轴的至少部分在所述第二感应布置内，所述第二回转轴在所述第一感应布置内。在一 些实施方案中，所述多个第二导电路径包含至少从所述第一表面延伸到所述第二表面的第 三组通孔、至少从所述第一表面延伸到所述第二表面的第四组通孔、布置于所述第一表面 上的连接所述第三组通孔与所述第四组通孔的第三组迹线，以及布置于所述第二表面上的 连接所述第三组通孔与所述第四组通孔的第四组迹线。所述装置还包含使所述第一迹线的 部分与所述第三迹线的部分绝缘的第一组一或多个电介质层，以及使所述第二迹线的部分 与所述第四迹线的部分绝缘的第二组一或多个电介质层。
[0012] 在一些实施方案中，所述第一组通孔沿着第一行布置且所述第二组通孔沿着第二 行布置，所述第一组迹线中的每一者在所述第一表面上连接来自所述第一行的通孔与来自 所述第二行的通孔，所述第二组迹线中的每一者在所述第二表面上连接来自所述第一行的 通孔与来自所述第二行的通孔。在一些实施方案中，所述第三组通孔沿着第三行布置且所 述第四组通孔沿着第四行布置，所述第三组迹线中的每一者在第三表面上连接来自所述第 三行的通孔与来自所述第四行的通孔，所述第四组迹线中的每一者在所述第二表面上连接 来自所述第三行的通孔与来自所述第四行的通孔。
[0013] 在一些实施方案中，所述第一组迹线由在所述第一表面上沉积且图案化的第一导 电层形成，且使所述第一组迹线的部分与所述第三组迹线的部分绝缘的所述第一组一或多 个电介质层包含在所述第一表面上沉积且图案化以便覆盖所述第一组迹线的部分的第一 电介质层。在一些实施方案中，所述第三组迹线由在所述第一电介质层上沉积且图案化的 第三导电层形成。在一些实施方案中，所述第二组迹线由在所述第二表面上沉积且图案化 的第二导电层形成，且使所述第二组迹线的部分与所述第四组迹线的部分绝缘的所述第二 组一或多个电介质层包含在所述第二表面上沉积且图案化以便覆盖所述第二组迹线的部 分的第二电介质层。在一些实施方案中，所述第四组迹线由在所述第二电介质层上沉积且 图案化的第四导电层形成。
[0014] 在一些实施方案中，所述第一组迹线由在所述第一表面上沉积且图案化的第一导 电层形成，且使所述第一迹线的部分与所述第三迹线的部分绝缘的所述一或多个电介质层 包含在所述第一表面上沉积且图案化以便覆盖所述第一组迹线的部分的第一电介质层。在 一些实施方案中，所述第三组迹线由在所述第一电介质层上沉积且图案化的第三导电层形 成。在一些实施方案中，所述第四组迹线由在所述第二表面上沉积且图案化的第四导电层 形成，且使所述第二迹线的部分与所述第四迹线的部分绝缘的所述一或多个电介质层包含 在所述第二表面上沉积且图案化以便覆盖所述第四组迹线的部分的第二电介质层。在一些 实施方案中，所述第二组迹线由在所述第二电介质层上沉积且图案化的第二导电层形成。
[0015] 在一些实施方案中，所述多个第一导电路径完全布置于在所述多个第二导电路径 内的区内。在一些实施方案中，所述第一回转轴从所述第二回转轴横向偏移。在一些实施 方案中，由于所述横向偏移，所述第一导电路径的有效匝数和所述第二导电路径的有效匝 数大体上相等，使得所述第一感应布置与所述第二感应布置以大体上1 : 1的变压比感应 耦合。
[0016] 根据本发明中描述的标的物的另一创新方面，一种方法包含：提供衬底；在所述 衬底中形成各自穿过所述衬底从所述衬底的第一表面延伸到所述衬底的第二表面的多个 通孔，所述多个通孔包含第一组通孔、第二组通孔、第三组通孔和第四组通孔；在所述衬底 的所述第一表面上沉积第一导电层以形成第一组迹线，所述第一组迹线各自连接来自所述 第一组通孔的通孔与来自所述第二组通孔的通孔；在所述第一迹线的部分上沉积一或多个 第一电介质层；在所述第一电介质层上沉积第三导电层以形成第三组迹线，所述第三组迹 线各自连接来自所述第三组通孔的通孔与来自所述第四组通孔的通孔；在所述衬底的所述 第二表面上沉积第四导电层以形成第四组迹线，所述第四组迹线各自连接来自所述第三组 通孔的通孔与来自所述第四组通孔的通孔；在所述第四迹线的部分上沉积一或多个第二电 介质层；以及在所述第二电介质层上沉积第二导电层以形成第二组迹线，所述第二组迹线 各自连接来自所述第一组通孔的通孔与来自所述第二组通孔的通孔。
[0017] 在一些实施方案中，所述第一组通孔、所述第二组通孔、所述第一组迹线和所述第 二组迹线形成第一感应布置的至少一部分，所述第一感应布置包含共同形成第一导电通路 的多个第一导电路径，所述第一导电通路具有第一回转轴。在一些实施方案中，所述第三组 通孔、所述第四组通孔、所述第三组迹线和所述第四组迹线形成第二感应布置的至少一部 分，所述第二感应布置包含共同形成第二导电通路的多个第二导电路径，所述第二导电通 路具有第二回转轴。在一些实施方案中，所述第二感应布置与所述第一感应布置感应耦合 且交错。在一些实施方案中，所述第一回转轴在所述第二感应布置内，且所述第二回转轴在 所述第一感应布置内。在一些实施方案中，所述第一回转轴从所述第二回转轴横向偏移。在 一些实施方案中，由于所述横向偏移，所述第一导电路径的有效阻数和所述第二导电路径 的有效匝数大体上相等，使得所述第一感应布置与所述第二感应布置以大体上1 : 1的变 压比感应耦合。
[0018] 根据本发明中描述的标的物的另一创新方面，装置包含具有第一表面和第二表面 的衬底。所述装置包含第一电感装置，其包含共同形成第一导电通路的多个第一导电路径， 所述第一导电通路具有第一回转轴。所述多个第一导电路径包含至少从所述第一表面延伸 到所述第二表面的第一组通孔装置、至少从所述第一表面延伸到所述第二表面的第二组通 孔装置、布置于所述第一表面上的连接所述第一组通孔装置与所述第二组通孔装置的第一 组导电装置，以及布置于所述第二表面上的连接所述第一组通孔装置与所述第二组通孔装 置的第二组导电装置。所述装置还包含第二感应装置，其与所述第一感应装置感应耦合且 交错并且包含共同形成第二导电通路的多个第二导电路径，所述第二导电通路具有第二回 转轴。在一些实施方案中，所述第一回转轴的至少部分在所述第二感应装置内，且所述第二 回转轴在所述第一感应装置内。所述多个第二导电路径包含至少从所述第一表面延伸到所 述第二表面的第三组通孔装置、至少从所述第一表面延伸到所述第二表面的第四组通孔装 置、布置于所述第一表面上的连接所述第三组通孔装置与所述第四组通孔装置的第三组导 电装置，以及布置于所述第二表面上的连接所述第三组通孔装置与所述第四组通孔装置的 第四组导电装置。所述装置还包含使所述第一导电装置的部分与所述第三导电装置的部分 绝缘的第一组一或多个电介质装置，以及使所述第二导电装置的部分与所述第四导电装置 的部分绝缘的第二组一或多个电介质装置。

【专利附图】

【附图说明】
[0019] 图1展示平面变压器设计的轴测视图，其中第一电感器的绕组与第二电感器的绕 组在衬底的表面上交错。
[0020] 图2展示螺线管变压器设计的包含隐藏线的轴测视图，其中第一电感器的绕组与 第二电感器的绕组在衬底内和衬底上交错。
[0021] 图3展示实例性螺线管变压器设计的包含隐藏线的轴测视图，其中第一电感器的 绕组与第二电感器的绕组以三维方式交错。
[0022] 图4A展示图3的实例性螺线管变压器设计的第一电感器的包含隐藏线的俯视图。
[0023] 图4B展示图3的实例性螺线管变压器设计的第二电感器的包含隐藏线的俯视图。
[0024] 图5展示例如图3的变压器设计等实例性螺线管变压器设计的横截面侧视图描 绘，其中一或多个电介质层使第一电感器与第二电感器绝缘。
[0025] 图6展示随着从使用图1、2和3中展示的变压器设计的模拟获得的所施加频率 (以GHz计）而变的耦合系数k的绘图。
[0026] 图7展示随着从使用图1、2和3中展示的变压器设计的模拟获得的所施加频率 (以GHz计）而变的Q因数的绘图。
[0027] 图8展示实例性螺线管变压器设计的包含隐藏线的轴测视图，其中第一电感器的 绕组与第二电感器的绕组以三维方式交错且布置于其内。
[0028] 图9A展示图8的实例性螺线管变压器设计的第一电感器的包含隐藏线的俯视图。
[0029] 图9B展示图8的实例性螺线管变压器设计的第二电感器的包含隐藏线的俯视图。
[0030] 图10展示例如图8的变压器设计等实例性螺线管变压器设计的横截面侧视图描 绘，其中一或多个电介质层使第一电感器与第二电感器绝缘。
[0031] 图11A展示另一实例性螺线管变压器设计的第一电感器的包含隐藏线的俯视图， 其中第一电感器与第二电感器以三维方式交错且布置于其内。
[0032] 图11B展示图11A的实例性螺线管变压器设计的第二电感器的包含隐藏线的俯视 图。
[0033] 图12是描绘用于形成例如图3的变压器等变压器的实例过程的流程图。
[0034] 图13是描绘用于形成例如图8的变压器等变压器的实例过程的流程图。
[0035] 图14A展示描绘实例性MOD显示装置的一系列像素中的两个邻近实例性像素的 等距视图。
[0036] 图14B展示描绘并入有IM0D显示器的实例性电子装置的实例性系统框图。
[0037] 图15A和15B展示描绘包含多个IM0D的实例性显示装置的系统框图的实例。
[0038] 各图中的相同参考标号和指定指示相同元件。

【具体实施方式】
[0039] 为了描述创新方面的目的，以下详细描述是针对某些实施方案。然而，本文的教示 可以大量不同方式应用和实施。
[0040] 所揭示实施方案包含实现高Q因数和高k值两者的感应布置（下文简称为"电感 器"）和变压布置（下文简称为"变压器"）的实例。还揭示相关设备、系统和制造过程和技 术。
[0041] 具有高Q因数和高k的变压器对于例如涉及阻抗匹配的许多应用是合意的，且对 于例如平衡-不平衡转换器、滤波器和双工器等许多装置是合意的。一些平面和螺线管变 压器设计通过使变压器的第一电感器的导电绕组与变压器的第二电感器的导电绕组交错 来实现较高的k。图1展示平面变压器设计100的轴测视图，其中第一电感器104的绕组 与第二电感器106的绕组在衬底102的表面上交错。第一电感器104的绕组形成有第一导 电迹线108。第二电感器106的绕组形成有第二导电迹线110。第一迹线108和第二迹线 110两者是在下伏衬底102的单个上部表面116上图案化或布置。箭头101指示磁（H)场 线；即，在电感器104和106旁边和穿过电感器104和106的Η场的方向。
[0042] 图2展示螺线管变压器设计200的包含隐藏线的轴测视图，其中第一电感器204 的绕组与第二电感器206的绕组在衬底202内和衬底202上交错。衬底202具有第一表面 216和与第一表面216相对的第二表面218。第一电感器204包含多个第一导电路径或绕 组，其共同形成第一导电通路。所述多个第一导电路径包含从第一表面216延伸到第二表 面218的第一组通孔220以及从第一表面216延伸到第二表面218的第二组通孔222。所 述多个第一导电路径包含布置于第一表面216上的第一组迹线208,其连接所述第一组通 孔220与所述第二组通孔222。所述多个第一导电路径进一步包含布置于第二表面218上 的第二组迹线210,其连接所述第一组通孔220与所述第二组通孔222。
[0043] 类似地，第二电感器206包含多个第二导电路径或绕组，其共同形成第二导电通 路。所述多个第二导电路径包含从第一表面216延伸到第二表面218的第三组通孔224以 及从第一表面216延伸到第二表面218的第四组通孔226。所述多个第二导电路径包含布置 于第一表面216上的第三组迹线212,其连接所述第三组通孔224与所述第四组通孔226。 所述多个第二导电路径进一步包含布置于第二表面218上的第四组迹线214,其连接所述 第三组通孔224与所述第四组通孔226。
[0044] 如图示，第一导电路径或绕组与第二导电路径或绕组交错。更具体来说，第一组通 孔220和第三组通孔224布置成第一行，而第二组通孔222和第四组通孔226布置成平行 于第一行的第二行。第一、第二、第三和第四组通孔220、222、224和226分别经定位以使第 一组迹线208能够与第三组迹线212以二维方式交错，使得第一组迹线208和第三组迹线 212沿着第一表面216以交替方式布置。类似地，第一、第二、第三和第四组通孔220、222、 224和226分别经定位以使第二组迹线210能够与第四组迹线214以二维方式交错，使得第 二组迹线210和第四组迹线214沿着第二表面218以交替方式布置。在此设计中，第一导 电路径和第二导电路径共享穿过第一和第二侧表面232和234的回转轴228。箭头201指 示Η场线；S卩，在电感器204和206旁边和穿过电感器204和206的Η场的方向。
[0045] 图3展示实例性螺线管变压器设计300的包含隐藏线的轴测视图，其中第一电感 器304的绕组与第二电感器306的绕组以三维方式交错。图4Α展示图3的实例性螺线管 变压器设计的第一电感器的包含隐藏线的俯视图。图4Β展示图3的实例性螺线管变压器 设计的第二电感器的包含隐藏线的俯视图。箭头301指示Η场线；S卩，在电感器304和306 旁边和穿过电感器304和306的Η场的方向。衬底302具有第一表面316和与第一表面 316相对的第二表面318。第一电感器304包含多个第一导电路径，其共同形成第一导电通 路。所述多个第一导电路径包含从至少第一表面316延伸到至少第二表面318的第一组通 孔320以及从至少第一表面316延伸到至少第二表面318的第二组通孔322。所述多个第 一导电路径包含布置于第一表面316上的第一组迹线308,其连接所述第一组通孔320与所 述第二组通孔322。所述多个第一导电路径进一步包含布置于第二表面318上的第二组迹 线310,其连接所述第一组通孔320与所述第二组通孔322。
[0046] 类似地，第二电感器306包含多个第二导电路径，其共同形成第二导电通路。所 述多个第二导电路径包含从至少第一表面316延伸到至少第二表面318的第三组通孔324 以及从至少第一表面316延伸到至少第二表面318的第四组通孔326。所述多个第二导电 路径包含布置于第一表面316上的第三组迹线312,其连接第三组通孔324与第四组通孔 326。所述多个第二导电路径进一步包含布置于第二表面318上的第四组迹线314,其连接 第三组通孔324与第四组通孔326。
[0047] 在第一迹线308与第二迹线310之间存在角度Θ。在一些实施方案中，在第三迹 线312与第四迹线314之间也可存在相同角度或不同角度Θ。角度Θ可为用来实现所要 电感或其它电特性的任何合适角度。在一些实施方案中，角度Θ可与迹线或工艺流程准许 的间距一样小。第一、第二、第三和第四组通孔320、322、324和326分别经定位以使第一组 迹线308和第三组迹线312能够沿着第一表面316以上覆但电隔离方式布置，且使第二组 迹线310和第四组迹线314能够沿着第二表面318以上覆但电隔离方式布置。
[0048] 图5展示例如图3的变压器设计300等实例性螺线管变压器设计的横截面侧视图 描绘，其中一或多个电介质层使第一电感器304与第二电感器306绝缘。更具体来说，一或 多个电介质层336在第一表面316上使第一迹线308的部分与第三迹线312的部分绝缘。 类似地，一或多个第二电介质层338在第二表面318上使第二迹线310的部分与第四迹线 314的部分绝缘，如图5展示。电介质层336使第三迹线312能够在第一表面316上上覆 (但绝缘于）第一迹线308,而电介质层338使第二迹线310能够在第二表面318上上覆 (但绝缘于）第四迹线314,如图5展示。此实施方案的有利结果在于通孔和迹线的间距可 加倍。
[0049] 如图3到5中所示，第一导电路径与第二导电路径以三维方式交错。在一些实施 方案中，第一组通孔320布置成第一行，且第二组通孔322布置成第二行。在一些实施方案 中，第一行通孔320平行于第二行通孔322。在一些实施方案中，第三组通孔324布置成第 三行，且第四组通孔326布置成第四行。在一些实施方案中，第三行通孔324近似平行于第 四行通孔326。在一些实施方案中，第一行通孔320近似平行于第三行通孔324,且第二行 通孔322近似平行于第四行通孔326。
[0050] 在一些实施方案中，第一导电路径可具有穿过第一和第二侧表面332和334的第 一回转轴328。第二导电路径可具有穿过第一和第二侧表面332和334的第二回转轴330。 在一些实施方案中，第一回转轴328从第二回转轴330横向偏移。举例来说，横向偏移Δ 可为用来实现所要电感或其它电特性的任何合适长度。在一些实施方案中，所述横向偏移 可近似匹配于迹线的间距或迹线的宽度和迹线与紧紧相邻迹线之间的电介质的宽度的组 合距离。这些距离中的一或多者也可与工艺流程准许的距离一样小。
[0051] 在一些实施方案中，当每一第一导电路径的长度（第一迹线308、第二迹线310、第 一通孔320和第二通孔322的长度的和）大体上等于每一第二导电路径的长度（第三迹线 312、第四迹线314、第三通孔324和第四通孔326的长度的和）时，第一导电路径的数目与 第二导电路径的数目的比率可表征变压器300的变压比。也就是说，在一些实施方案中，第 一导电路径的数目（第一电感器的有效匝数）与第二导电路径的数目（第二电感器的有效 匝数）的比率可表征变压器300的变压比。横向偏移Λ可实现1 : 1的变压比，因为所述 偏移也反映于第一和第三行通孔中的偏移以及第二和第四行通孔中的偏移中。这些偏移使 每一第一导电路径的长度能够等于每一第二导电路径的长度。
[0052] 在一些其它实施方案中，第一导电路径可具有与第二导电路径的长度不同的长 度，从而实现不同变压比。在一些其它实施方案中，第一导电路径的数目可与第二导电路 径的数目不同，从而实现不同变压比。举例来说，在一些实施方案中，第一导电路径的数目 (第一电感器的有效匝数）可在一到十或更大的范围中。类似地，第二导电路径的数目（第 二电感器的有效匝数）可在一到十或更大的范围中。
[0053] 在此三维实施方案中，因为第一迹线308和第三迹线312在第一表面316上的多 层结构的不同相应层中图案化，且因为第二迹线310和第四迹线314在相对的第二表面318 上的多层结构的不同相应层中图案化，所以第一和第二电感器304和306分别的感应耦合 的第一和第二导电通路中的每一者可占用大体上相同的占据面积或面积（节省了第一与 第三行通孔320和324之间的宽度以及第二与第四组通孔322和326之间的宽度）。因为 第一和第二导体304和306中的每一者的绕组可占用大体上相同的占据面积，所以从表面 332到334的装置的长度可减小两倍。因此，与例如图2的变压器200相比，变压器300需 要的总占据面积可潜在地减小近似2倍。
[0054] 此外，分别与例如图1和2的变压器100和200的耦合系数相比，变压器300的耦 合系数k可增加。图6展示随着从分别在图1、2和3中展示的分别使用变压器设计100、 200和300的模拟获得的所施加频率（以GHz计）而变的耦合系数k的绘图kl、k2和k3。 在一些实施方案中，变压器设计300实现在近似0.6到近似0.8的范围中的k值。图7展 示随着从分别在图1、2和3中展示的分别使用变压器设计100、200和300的模拟获得的所 施加频率（以GHz计）而变的Q因数的绘图Q1、Q2和Q3。在一些实施方案中，变压器设计 300实现在近似60到近似100的范围中的Q因数。在一些实施方案中，变压器设计300可 在仅实现近似〇. 4到0. 5的范围中的k值和近似5到近似20的范围中的Q因数的变压器 设计100的占据面积表面积的一半中实现这些k和Q因数值。在一些实施方案中，变压器 设计300可以仅实现近似0. 4到0. 5的范围中的k值和近似60到近似100的范围中的Q 因数的变压器设计200的占据面积表面积的一半来实现这些k和Q因数值。
[0055] 图8展示实例性螺线管变压器800设计的包含隐藏线的轴测视图，其中第一电感 器804的绕组与第二电感器806的绕组以三维方式交错且布置于其内。特定来说，第一电 感器804的整个第一导电通路布置于第二导体806的第二导电通路围绕其布置的区内。箭 头1001指示Η场线；S卩，在电感器804和806旁边和穿过电感器804和806的Η场的方向。
[0056] 衬底802具有第一表面816和与第一表面816相对的第二表面818。第一电感器 804包含多个第一导电路径，其共同形成第一导电通路。所述多个第一导电路径包含从至少 第一表面816延伸到至少第二表面818的第一组通孔820以及从至少第一表面816延伸到 至少第二表面818的第二组通孔822。所述多个第一导电路径包含布置于第一表面816上 的第一组迹线808,其连接所述第一组通孔820与所述第二组通孔822。所述多个第一导电 路径进一步包含布置于第二表面818上的第二组迹线810,其连接所述第一组通孔820与所 述第二组通孔822。
[0057] 类似地，第二电感器806包含多个第二导电路径，其共同形成第二导电通路。所述 多个第二导电路径包含从至少第一表面816延伸到至少第二表面818的第三组通孔824以 及从至少第一表面816延伸到至少第二表面818的第四组通孔826。所述多个第二导电路 径包含布置于第一表面816上的第三组迹线812,其连接所述第三组通孔824与所述第四组 通孔826。所述多个第二导电路径进一步包含布置于第二表面818上的第四组迹线814,其 连接所述第三组通孔824与所述第四组通孔826。
[0058] 在第一迹线808与第二迹线810之间存在角度Θ。在一些实施方案中，在第三迹 线812与第四迹线814之间也可存在相同角度或不同角度Θ。角度Θ可为用来实现所要 电感或其它电特性的任何合适角度。在一些实施方案中，角度Θ可与迹线或工艺流程准许 的间距一样小。第一、第二、第三和第四组通孔820、822、824和826分别经定位以使第一组 迹线808和第三组迹线812能够沿着第一表面816以上覆方式布置，且使第二组迹线810 和第四组迹线834能够沿着第二表面818以上覆方式布置。图9Α展示图10的实例性螺线 管变压器设计800的第一电感器804的包含隐藏线的俯视图。图9Β展示图8的实例性螺 线管变压器设计800的第二电感器806的包含隐藏线的俯视图。
[0059] 图10展示例如图8的变压器设计800等实例性螺线管变压器设计的横截面侧视 图描绘，其中一或多个电介质层使第一电感器与第二电感器绝缘。更具体来说，一或多个电 介质层836在第一表面816上使第一迹线808的部分与第三迹线812的部分绝缘。类似 地，一或多个第二电介质层838在第二表面818上使第二迹线810的部分与第四迹线814 的部分绝缘。电介质层836使第三迹线812能够在第一表面816上上覆（但绝缘于）第一 迹线808,而电介质层838使第四迹线814能够在第二表面818上上覆（但绝缘于）第二迹 线 810。
[0060] 在一些实施方案中，第一导电路径可具有穿过第一和第二侧表面832和834的第 一回转轴828。第二导电路径可具有穿过第一和第二侧表面832和834的第二回转轴830。 在一些实施方案中，第一回转轴828与第二回转轴830共线。在一些其它实施方案中，第一 回转轴828可从第二回转轴830横向偏移。
[0061] 图11A展示另一实例性螺线管变压器设计的第一电感器1104的包含隐藏线的俯 视图，其中第一电感器1104与第二电感器1106以三维方式交错且布置于其内。图11B展示 图11A的实例性螺线管变压器设计的第二电感器1106的包含隐藏线的俯视图。在图11A和 11B中，分别的第一、第二、第三和第四迹线1108、1110、1112和1114以及相应连接通孔可经 布置以实现第一迹线1108与第二迹线1110之间的较小角度Θ (在一些实施方案中，第三 迹线1112与第四迹线1114之间也可存在相同角度Θ或不同角度Θ)，其可导致所有迹线 的较多重叠。举例来说，第一和第二迹线1108和1110可旋转（与第一和第二迹线808和 810相比）角度Φ，而第三迹线和第四迹线1112和1114可旋转（与第三和第四迹线1312和 1314相比）角度γ (可对例如图3的设计做出类似修改（但未说明）以实现较多重叠）。
[0062] 图12是描绘用于形成例如图3的变压器设计300等变压器的实例过程1200的流 程图。在一些实施方案中，过程1200在框1202中以提供例如衬底302等衬底开始。在一 些实施方案中，在框1204中形成穿过衬底的第一、第二、第三和第四行通孔，例如通孔320、 322、324和326。在框1206中可以导电层镀敷或填充通孔以实现穿过通孔的电传导。在一 些实施方案中，在框1208中随后在衬底的第一表面上沉积或图案化第一导电层，以便形成 例如第一迹线308等第一迹线。举例来说，所述迹线可通过物理气相沉积（PVD)然后是一 或多个光刻技术来形成，所述PVD包含热蒸发一或多个金属或金属合金或者溅镀一或多个 金属或金属合金的一或多个目标，所述光刻技术包含例如光致抗蚀剂图案化、蚀刻和光致 抗蚀剂清洁。所述迹线还可通过晶种层沉积然后是例如光致抗蚀剂图案化、电或无电镀敷、 光致抗蚀剂清洁和晶种层移除来形成。
[0063] 在一些实施方案中，过程1200在框1210中以在第一迹线上和周围沉积例如电介 质层336等一或多个电介质层而继续。举例来说，电介质层可通过一或多个化学气相沉积 (CVD)工艺形成，包含例如低压力CVD(LPCVD)和等离子增强型CVD(PECVD)。随后可图案化 经沉积电介质材料（例如，大部分氧化物）以在所指示处提供绝缘且在所指示处允许到通 孔的电连接。在一些实施方案中，过程1200在框1212中以在第一迹线上沉积或图案化另 一导电层以形成例如第三迹线312等额外迹线而继续。举例来说，所述迹线可通过上文描 述的用于形成迹线的工艺中的任一者来形成。在一些实施方案中，也可在额外迹线上（例 如在第三迹线312上）沉积额外电介质或其它层。
[0064] 在一些实施方案中，在框1214中随后在衬底的与第一表面相对的第二表面上沉 积或图案化另一导电层，以便在第二表面上形成例如第四迹线314等额外迹线。举例来说， 所述迹线可通过上文描述的用于形成迹线的工艺中的任一者来形成。
[0065] 在一些实施方案中，过程1200在框1216中以在这些迹线上和周围沉积例如电介 质层338等一或多个电介质层而继续。举例来说，所述电介质层可通过上文描述的用于形 成电介质层的工艺中的任一者来形成。在一些实施方案中，过程1200在框1218中以在先 前在第二表面上图案化的迹线上沉积或图案化另一导电层以形成例如第二迹线310等额 外迹线而继续。举例来说，所述迹线可通过上文描述的用于形成迹线的工艺中的任一者来 形成。在一些实施方案中，也可在额外迹线上（例如在第二迹线310上）沉积额外电介质 或其它层。
[0066] 图13是描绘用于形成例如图10的变压器设计800等变压器的实例过程1300的流 程图。在一些实施方案中，过程1300在框1302中以提供例如衬底802等衬底开始。在一 些实施方案中，在框1304中形成穿过衬底的第一、第二、第三和第四行通孔，例如通孔820、 822、824和826。在框1306中可以导电层镀敷或填充通孔以实现穿过通孔的电传导。在一 些实施方案中，在框1308中随后在衬底的第一表面上沉积或图案化第一导电层，以便形成 例如第一迹线808等第一迹线。举例来说，所述迹线可通过上文描述的用于形成迹线的工 艺中的任一者来形成。
[0067] 在一些实施方案中，过程1300在框1310中以在第一迹线上和周围沉积例如电介 质层836等一或多个电介质层而继续。举例来说，所述电介质层可通过上文描述的用于形 成电介质层的工艺中的任一者来形成。在一些实施方案中，过程1300在框1312中以在第一 迹线上沉积或图案化另一导电层以形成例如第三迹线812等额外迹线而继续。举例来说， 所述迹线可通过上文描述的用于形成迹线的工艺中的任一者来形成。在一些实施方案中， 也可在额外迹线上（例如在第三迹线812上）沉积额外电介质或其它层。
[0068] 在一些实施方案中，在框1314中随后在衬底的与第一表面相对的第二表面上沉 积或图案化第二导电层，以便在第二表面上形成例如第二迹线814等额外迹线。举例来说， 所述迹线可通过上文描述的用于形成迹线的工艺中的任一者来形成。
[0069] 在一些实施方案中，过程1300在框1316中以在这些迹线上和周围沉积例如电介 质层838等一或多个电介质层而继续。举例来说，所述电介质层可通过上文描述的用于形 成电介质层的工艺中的任一者来形成。在一些实施方案中，过程1300在框1318中以在先前 在第二表面上图案化的第二迹线上沉积或图案化另一导电层以形成例如第四迹线814等 额外迹线而继续。举例来说，所述迹线可通过上文描述的用于形成迹线的工艺中的任一者 来形成。在一些实施方案中，也可在额外迹线上（例如在第四迹线814上）沉积额外电介 质或其它层。
[0070] 在一些实施方案中，上述衬底中的任一者可为高电阻率半传导衬底。在一些实施 方案中，衬底可具有在近似100 μ m到近似5000 μ m的范围中的长度ls,在近似100 μ m到近 似5000 μπι的范围中的宽度ws，和在近似100 μ m到近似800 μ m的范围中的高度或厚度h。
[0071] 在一些实施方案中，衬底可由显示器级玻璃（例如碱土硼铝硅酸盐）或碱石灰玻 璃制成。其它合适的绝缘材料包含硅酸盐玻璃，例如碱土铝硅酸盐、硼硅酸盐或改质硼硅酸 盐。而且，在一些实施方案中也可使用陶瓷材料，例如氧化铝（A10X)、氧化钇（Y 203)、氮化硼 (ΒΝ)、碳化硅（SiC)、氮化铝（Α1Ν)和氮化镓（GaNx)。在一些其它实施方案中，可使用高电 阻率Si。在一些实施方案中，也可使用绝缘体上硅（SOI)衬底、砷化镓（GaAs)衬底、磷化铟 (InP)衬底和例如与柔性电子器件相关联的塑料（聚萘二甲酸乙二醇酯或聚对苯二甲酸乙 二醇酯）衬底。
[0072] 在一些实施方案中，上述通孔中的任一者可通过蚀刻穿过相应衬底来产生。在一 些其它实施方案中，通孔可通过微加工、钻孔或通过其它合适手段来产生。在一些实施方案 中，随后在通孔的表面上镀敷或另外沉积一或多个导电层，使得通孔可将电流从衬底的第 一表面上或上方的迹线中的相应者传导到衬底的第二表面上或上方的迹线中的相应者。举 例来说，在一些实施方案中，以导电金属或金属合金镀敷通孔。举例来说，可以镍（Ni)、铝 (A1)、铜（Cu)、钛（Ti)、氮化铝（A1N)、氮化钛（TiN)、铝铜（AlCu)、钥（Mo)、铝硅（AlSi)、钼 (Pt)、钨（W)、钌（Ru)或其它适当或合适材料或其组合来镀敷通孔。在一些实施方案中，通 孔可具有在近似20 μ m到近似200 μ m的范围中的宽度或直径，而通孔内的导电层可具有在 近似1 μ m到近似30 μ m的范围中的厚度，或甚至完全填充通孔的体积。
[0073] 在一些实施方案中，上述迹线中的任一者可通过掩蔽和溅镀或另外图案化和沉积 一或多个导电层来产生。举例来说，在一些实施方案中，可以镍（Ni)、铝（A1)、铜（Cu)、钛 (Ti)、氮化铝（A1N)、氮化钛（TiN)、铝铜（AlCu)、钥（Mo)、铝硅（AlSi)、钼（Pt)、钨（W)、钌 (Ru)或其它适当或合适材料或其组合来镀敷或另外形成迹线。在一些实施方案中，迹线可 具有在近似100 μ m到近似2000 μ m的范围中的长度,在近似20 μ m到近似300 μ m的范围 中的宽度，和在近似1 μ m到近似30 μ m的范围中的厚度。
[0074] 在一些实施方案中，上述电介质层中的任一者可通过掩蔽、图案化、蚀刻或通过其 它光刻技术来产生。举例来说，在一些实施方案中，电介质层可从氧化硅（SiO x)、氮化硅 (SiNx)或氧氮化硅（SiON)形成。在一些其它实施方案中，电介质层可由聚酰亚胺或苯并环 丁烯（BCB)或类似材料形成，其由于不需要光致抗蚀剂（因为已经可光图案化）而可为合 意的。在一些实施方案中，电介质层可具有大于或等于邻近迹线的厚度的厚度。
[0075] 为了描述本发明的创新方面的目的，本文的描述是针对某些实施方案。然而所属 领域的技术人员将容易认识到，本文的教示可以多种不同方式应用。所描述实施方案可在 可经配置以显示图像（无论是运动中（例如，视频）还是静止（例如，静态图像）且无论是 文字、图形还是图片）的任何装置或系统中实施。更特定来说，预期所描述实施方案可包 含在多种电子装置中或与多种电子装置相关联，所述装置例如（但不限于）：移动电话、具 有多媒体因特网功能的蜂窝式电话、移动电视接收器、无线装置、智能电话、Bluetooth?装 置、个人数据助理（PDA)、无线电子邮件接收器、手持式或便携式计算机、上网本、笔记本、智 能本、平板计算机、打印机、复印机、扫描仪、传真装置、GPS接收器/导航仪、相机、MP3播放 器、摄录机、游戏控制台、腕表、时钟、计算器、电视监视器、平板显示器、电子阅读装置（即， 电子阅读器）、计算机监视器、汽车显示器（包含里程表和速度计显示器等等）、驾驶舱控制 件和/或显示器、相机视图显示器（例如交通工具中的后视相机的显示器）、电子相片、电子 公告牌或标志、投影仪、建筑结构、微波、电冰箱、立体声系统、盒带录音机或播放器、DVD播 放器、CD播放器、VCR、无线电、便携式存储器芯片、洗衣机、干衣机、洗衣机/干衣机、停车计 时器、封装（例如在机电系统（EMS)、微机电系统（MEMS)和非MEMS应用中）、美学结构（例 如，一件珠宝上的图像显示）以及多种EMS装置。本文的教示也可用于非显示器应用中，例 如（但不限于）电子切换装置、射频滤波器、传感器、加速度计、陀螺仪、运动感测装置、磁力 计、用于消费型电子器件的惯性组件、消费型电子器件产品的零件、变抗器、液晶装置、电泳 装置、驱动方案、制造工艺和电子测试设备。因此，所述教示既定不限于仅在图中描绘的实 施方案，而是具有广泛适用性，如所属领域的技术人员将容易明了。
[0076] 所描述实施方案可应用的合适的EMS或MEMS装置的实例是反射性显示装置。反 射性显示装置可并入有干涉式调制器（IM0D)以使用光学干涉的原理选择性地吸收和/或 反射入射于其上的光。頂0D可包含吸收器、相对于吸收器可移动的反射器，以及界定于吸收 器与反射器之间的光学谐振腔。反射器可移动到两个或两个以上不同位置，其可改变光学 谐振腔的大小且进而影响頂0D的反射率。頂0D的反射光谱可产生相当宽的光谱带，其可在 可见波长上移位以产生不同颜色。通过改变光学谐振腔的厚度，即通过改变反射器的位置， 可调整光谱带的位置。
[0077] 图14A展示描绘IM0D显示装置的一系列像素中的两个邻近像素的等距视图的实 例。IMOD显示装置包含一或多个干涉式MEMS显示元件。在这些装置中，MEMS显示元件的 像素可处于亮或暗状态。在亮（"松弛"、"打开"或"接通"）状态中，显示元件将入射可见 光的大部分反射到例如用户。相反，在暗（"激活"、"关闭"或"断开"）状态中，显示元件反 射极少的入射可见光。在一些实施方案中，接通和断开状态的光反射性质可反转。MEMS像 素可经配置以主要在特定波长处反射，从而允许除了黑色和白色之外的彩色显示。
[0078] IM0D显示装置可包含IM0D的行/列阵列。每一 IM0D可包含一对反射层，即可 移动反射层和固定部分反射层，其定位于彼此的可变且可控距离处以形成气隙（也称为光 学间隙或腔）。所述可移动反射层可在至少两个位置之间移动。在第一位置（即，松弛位 置）中，可移动反射层可定位于距固定部分反射层相对大的距离处。在第二位置（即，激活 位置）中，可移动反射层可较靠近部分反射层而定位。从所述两个层反射的入射光可取决 于可移动反射层的位置而相长地或相消地干涉，从而产生每一像素的总体反射或非反射状 态。在一些实施方案中，IM0D可在未经激活时处于反射状态，从而反射具有可见光谱的光， 且可在未经激活时处于暗状态，从而反射可见范围之外的光（例如红外光）。然而在一些其 它实施方案中，頂0D可在未经激活时处于暗状态，且在经激活时处于反射状态。在一些实 施方案中，所施加电压的引入可驱动像素改变状态。在一些其它实施方案中，所施加电荷可 驱动像素改变状态。
[0079] 图14A中的像素阵列的所描绘部分包含两个邻近MOD 12。在左边（如所说明） 的IM0D 12中，可移动反射层14说明为处于距包含部分反射层的光学堆叠16预定距离处 的松弛位置中。在左边的頂0D 12上施加的电压V0不足以造成可移动反射层14的激活。 在右边的IM0D 12中，可移动反射层14说明为处于接近或邻近于光学堆叠16的激活位置 中。在右边的頂0D 12上施加的电压Vbias足以维持可移动反射层14处于激活位置。
[0080] 在图14A中，以指示入射于像素12上的光的箭头13和从左边的頂0D 12反射的 光15 -般地说明像素12的反射性质。虽然未详细说明，但所属领域的技术人员将了解，入 射于像素12上的大部分光13将朝向光学堆叠16透射通过透明衬底20。入射于光学堆叠 16上的光的一部分将透射通过光学堆叠16的部分反射层，且一部分将反射回通过透明衬 底20。光13的透射通过光学堆叠16的部分将在可移动反射层14处朝向（且通过）透明 衬底20反射回。从光学堆叠16的部分反射层反射的光与从可移动反射层14反射的光之 间的干涉（相长或相消）将确定从IM0D 12反射的光15的波长。
[0081] 光学堆叠16可包含单个层或若干层。所述层可包含电极层、部分反射且部分透射 层和透明电介质层中的一或多者。在一些实施方案中，光学堆叠16是导电的、部分透明且 部分反射的，且可例如通过将以上层中的一或多者沉积到透明衬底20上来制造。电极层可 从多种材料形成，例如各种金属，例如氧化铟锡（ΙΤ0)。部分反射层可从部分反射的多种材 料形成，例如各种金属（例如，铬（Cr))、半导体和电介质。部分反射层可由一或多个材料 层形成，且所述层中的每一者可由单一材料或材料组合形成。在一些实施方案中，光学堆叠 16可包含单一半透明厚度的金属或半导体，其用作光学吸收器和导体两者，而（例如，光学 堆叠16的或IM0D的其它结构的）不同的较导电的层或部分可用以在IM0D像素之间汇流 信号。光学堆叠16还可包含一或多个绝缘或电介质层，其覆盖一或多个导电层或导电/吸 收层。
[0082] 在一些实施方案中，光学堆叠16的层可经图案化为平行条带，且可形成如下文进 一步描述的显示装置中的行电极。如所属领域的技术人员将了解，本文使用术语"图案化" 来指代掩蔽以及蚀刻工艺。在一些实施方案中，例如铝（A1)等高度导电且反射的材料可用 于可移动反射层14,且这些条带可形成显示装置中的列电极。可移动反射层14可形成为经 沉积的一或多个金属层的一系列平行条带（与光学堆叠16的行电极正交）以形成沉积于 柱18的顶部上的列以及沉积于柱18之间的介入牺牲材料。当牺牲材料被蚀刻掉时，经界 定间隙19或光学腔可形成于可移动反射层14与光学堆叠16之间。在一些实施方案中，柱 18之间的分隔可为近似l-800um，而间隙19可小于10, 000埃(A)。
[0083] 在一些实施方案中，无论处于激活还是松弛状态，頂0D的每一像素都本质上是由 固定和移动反射层形成的电容器。当未施加电压时，可移动反射层14保留在机械松弛状 态，如图14A中左边的MOD 12说明，其中在可移动反射层14与光学堆叠16之间具有间隙 19。然而，当将电位差（例如，电压）施加于选定行和列中的至少一者时，在对应像素的行 和列电极的相交点处形成的电容器变为充电，且静电力将电极拉动在一起。如果所施加电 压超过阈值，那么可移动反射层14可变形且移动接近或抵靠光学堆叠16。光学堆叠16内 的电介质层（未图示）可防止短路，且控制层14与16之间的分隔距离，如图14A中右边的 经激活IM0D 12说明。无论所施加电位差的极性如何，所述行为都相同。虽然阵列中的一 系列像素在一些实例中可称为"行"或"列"，但所属领域的技术人员将容易了解，将一个方 向称为"行"且将另一方向称为"列"是任意的。换句话说，在一些定向中，行可视为列，且 列可视为行。此外，显示元件可均匀地布置成正交的行和列（"阵列"），或布置成非线性配 置，例如具有相对于彼此的特定位置偏移（"马赛克"）。术语"阵列"和"马赛克"可指代任 一配置。因此，虽然将显示器称为包含"阵列"或"马赛克"，但在任一实例中元件自身不需 要彼此正交布置或以均匀分布安置，但可包含具有不对称形状和不均匀分布元件的布置。
[0084] 图14B展示描绘并入有3x3M0D显示器的电子装置的系统框图的实例。图14B中 描绘的电子装置表示其中可并入根据上文相对于图1到13描述的实施方案构造的压电谐 振器变压器的一个实施方案。装置11并入其中的电子装置可例如形成上文陈述的多种电 装置和机电系统装置中的任一者的部分或全部，包含显示器和非显示器应用。
[0085] 此处，电子装置包含控制器21，其可包含一或多个通用单芯片或多芯片微处理器， 例如 ARM?、Pentium?、8051、MIPS?、Power PC&或ALPHA?,或专用微处理器，例如 数字信号处理器、微控制器或可编程门阵列。控制器21可经配置以执行一或多个软件模 块。除了执行操作系统之外，控制器21还可经配置以执行一或多个软件应用程序，包含网 络浏览器、电话应用程序、电子邮件程序或任何其它软件应用程序。
[0086] 控制器21经配置以与装置11通信。控制器21还可经配置以与阵列驱动器22通 信。阵列驱动器22可包含将信号提供到例如显示阵列或面板30的行驱动器电路24和列 驱动器电路26。虽然图14B为了清楚而展示3x3M0D阵列，但显示阵列30可含有极大数 目的M0D，且可在行中具有与列中不同数目的M0D，且反之亦然。控制器21和阵列驱动器 22可有时在本文称为"逻辑装置"和/或"逻辑系统"的部分。
[0087] 图15A和15B展示描绘包含多个MOD的显示装置40的系统框图的实例。显示装 置40可为例如智能电话、蜂窝式或移动电话。然而，显示装置40的相同组件或其稍微变型 也说明各种类型的显示装置，例如电视机、平板计算机、电子阅读器、手持式装置和便携式 媒体播放器。
[0088] 显示装置40包含外壳41、显示器30、天线43、扬声器45、输入装置48和麦克风46。 外壳41可由多种制造工艺中的任一者形成，包含注射模制和真空成形。另外，外壳41可由 多种材料中的任一者制成，包含（但不限于）：塑料、金属、玻璃、橡胶和陶瓷，或其组合。外 壳41可包含可装卸式部分（未图示），其可与不同颜色的其它可装卸式部分互换，或含有不 同的标志、图片或符号。
[0089] 显示器30可为多种显示器中的任一者，包含双稳态或模拟显示器，如本文描述。 显示器30还可经配置以包含平板显示器，例如等离子、EL、OLED、STN IXD或TFTIXD，或非 平板显示器，例如CRT或其它显像管装置。另外，显示器30可包含MOD显示器，如本文描 述。
[0090] 图15B中示意性说明显示装置40的组件。显示装置40包含外壳41且可包含至 少部分地封闭于其中的额外组件。举例来说，显示装置40包含网络接口 27,其包含耦合到 收发器47的天线43。收发器47连接到处理器21，所述处理器连接到调节硬件52。调节硬 件52可经配置以调节信号（例如，对信号进行滤波）。调节硬件52连接到扬声器45和麦 克风46。处理器21还连接到输入装置48和驱动器控制器29。驱动器控制器29耦合到帧 缓冲器28和阵列驱动器22,所述阵列驱动器又耦合到显示阵列30。在一些实施方案中，电 力供应器50可将电力提供到特定显示装置40设计中的大体上所有组件。
[0091] 网络接口 27包含天线43和收发器47,使得显示装置40可经由网络与一或多 个装置通信。网络接口 27还可具有一些处理能力以减轻例如处理器21的数据处理要 求。天线43可发射和接收信号。在一些实施方案中，天线43根据IEEE 16. 11标准（包 含 IEEE16. 11(a)、（b)或（g))或 IEEE 802. 11 标准（包含 IEEE 802. 11a、b、g、η)及其另 外的实施方案来发射和接收RF信号。在一些其它实施方案中，天线43根据蓝牙标准发射 和接收RF信号。在蜂窝式电话的情况中，天线43经设计以接收码分多址（CDMA)、频分多 址（FDMA)、时分多址（TDMA)、全球移动通信系统（GSM)、GSM/通用分组无线服务（GPRS)、 增强型数据GSM环境（EDGE)、陆地干线无线电（TETRA)、宽带CDMA (W-CDMA)、演进数据优化 (EV-DO)、lxEV-D0、EV-D0修订A、EV-D0修订B、高速包接入（HSPA)、高速下行链路包接入 (HSDPA)、高速上行链路包接入（HSUPA)、演进高速包接入（HSPA+)、长期演进（LTE)、AMPS或 用以在无线网络内通信的其它已知信号，例如利用3G或4G技术的系统。收发器47可预处 理从天线43接收的信号以使得所述信号可由处理器21接收且进一步操纵。收发器47还 可处理从处理器21接收的信号以使得所述信号可从显示装置40经由天线43发射。
[0092] 在一些实施方案中，收发器47可由接收器代替。另外，在一些实施方案中，网络接 口 27可由图像源代替，所述图像源可存储或产生将发送到处理器21的图像数据。处理器 21可控制显示装置40的总体操作。处理器21从网络接口 27或图像源接收例如压缩图像 数据等数据，且将数据处理为原始图像数据或容易处理为原始图像数据的格式。处理器21 可将经处理数据发送到驱动器控制器29或帧缓冲器28用于存储。原始数据通常指代识别 图像内的每一位置处的图像特性的信息。举例来说，此图像特性可包含颜色、饱和度和灰度 级。
[0093] 处理器21可包含微控制器、CPU或逻辑单元以控制显示装置40的操作。调节硬 件52可包含用于将信号发射到扬声器45和用于从麦克风46接收信号的放大器和滤波器。 调节硬件52可为显示装置40内的离散组件，或可并入到处理器21或其它组件内。
[0094] 驱动器控制器29可直接从处理器21或从帧缓冲器28取得由处理器21产生的原 始图像数据，且可适当再格式化原始图像数据以用于高速发射到阵列驱动器22。在一些实 施方案中，驱动器控制器29可将原始图像数据再格式化为具有光栅状格式的数据流，使得 其具有适合于在显示阵列30上扫描的时间次序。随后，驱动器控制器29将经格式化信息发 送到阵列驱动器22。虽然例如LCD控制器等驱动器控制器29经常作为独立集成电路（1C) 与系统处理器21相关联，但此些控制器可以许多方式实施。举例来说，控制器可作为硬件 嵌入于处理器21中，作为软件嵌入于处理器21中，或以硬件与阵列驱动器22完全集成。 [0095] 阵列驱动器22可从驱动器控制器29接收经格式化信息，且可将视频数据再格式 化为平行的一组波形，所述波形每秒许多次施加到来自显示器的x-y像素矩阵的数百条且 有时数千条（或更多）引线。
[0096] 在一些实施方案中，驱动器控制器29、阵列驱动器22和显示阵列30适用于本文描 述的类型的显示器中的任一者。举例来说，驱动器控制器29可为常规显示器控制器或双稳 态显示器控制器（例如IM0D控制器）。另外，阵列驱动器22可为常规驱动器或双稳态显示 器驱动器（例如IM0D显不器驱动器）。而且，显不阵列30可为常规显不阵列或双稳态显不 阵列（例如包含IM0D阵列的显示器）。在一些实施方案中，驱动器控制器29可与阵列驱动 器22集成。此实施方案可用于高度集成系统中，例如移动电话、便携式电子装置、手表或小 面积显示器。
[0097] 在一些实施方案中，输入装置48可经配置以允许例如用户控制显示装置40的操 作。输入装置48可包含例如QWERTY键盘或电话小键盘等小键盘、按钮、开关、摇臂开关、触 敏屏幕、与显示阵列30集成的触敏屏幕，或者压敏或热敏薄膜。麦克风46可经配置为用于 显示装置40的输入装置。在一些实施方案中，通过麦克风46的话音命令可用于控制显示 装置40的操作。
[0098] 电力供应器50可包含多种能量存储装置。举例来说，电力供应器50可为可再充 电电池，例如镍镉电池或锂离子电池。在使用可再充电电池的实施方案中，可再充电电池可 使用来自例如壁装插座或光伏装置或阵列的电力充电。或者，可再充电电池可无线地充电。 电力供应器50还可为可再新能量源、电容器或太阳能电池，包含塑料太阳能电池或太阳能 电池涂料。电力供应器50还可经配置以从壁装插座接收电力。
[0099] 在一些实施方案中，控制可编程性驻留于可位于电子显示系统中的若干处的驱动 器控制器29中。在一些其它实施方案中，控制可编程性驻留于阵列驱动器22中。上述优 化可以任何数目的硬件和/或软件组件且以各种配置实施。
[0100] 结合本文揭示的实施方案描述的各种说明性逻辑、逻辑块、模块、电路和算法步骤 可实施为电子硬件、计算机软件或两者的组合。硬件与软件的可互换性已大体上在功能性 方面描述且在上述各种说明性组件、块、模块、电路和步骤中说明。此功能性以硬件还是软 件实施取决于特定应用和强加于总体系统的设计约束。
[0101] 结合本文揭示的方面描述的用以实施各种说明性逻辑、逻辑块、模块和电路的硬 件和数据处理设备可以通用单芯片或多芯片处理器、数字信号处理器（DSP)、专用集成电路 (ASIC)、现场可编程门阵列（FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬 件组件或其经设计以执行本文描述的功能的任一组合来实施或执行。通用处理器可为微处 理器，或可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的 组合，例如DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任 何其它此类配置。在一些实施方案中，特定步骤和方法可由特定于给定功能的电路执行。
[0102] 在一或多个方面中，所描述功能可以硬件、数字电子电路、计算机软件、固件（包 含本说明书中揭示的结构及其结构等效物）或其任一组合来实施。本说明书中描述的标的 物的实施方案也可实施为编码于计算机存储媒体上的一或多个计算机程序，即计算机程序 指令的一或多个模块，以用于由数据处理设备执行或控制数据处理设备的操作。
[0103] 所属领域的技术人员可容易明了对本发明中描述的实施方案的各种修改，且在不 脱离本发明的精神或范围的情况下可将本文界定的一般原理应用于其它实施方案。因此， 权利要求书既定不限于本文展示的实施方案，而是应被赋予与本发明、本文揭示的原理和 新颖特征一致的最广范围。另外，所属领域的技术人员将容易了解，术语"上部"和"下部" 是为便于描述图式而有时使用，且指示对应于图式在适当定向页上的定向的相对位置，且 可能不反映所实施的IM0D的适当定向。
[0104] 在本说明书中在分开的实施方案的上下文中描述的某些特征也可在单个实施方 案中组合地实施。相反，在单个实施方案的上下文中描述的各种特征也可分开地在多个实 施方案中或以任一合适的子组合来实施。而且，虽然上文可将特征描述为以某些组合起作 用且甚至初始如此主张，但来自所主张组合的一或多个特征在一些情况下可从所述组合排 除，且所主张组合可针对子组合或子组合的变型。
[0105] 类似地，虽然在图中以特定次序描绘操作，但这不应理解为要求以所展示的特定 次序或以循序次序执行此些操作或要求执行所有所说明操作来实现合意的结果。此外，图 式可以流程图的形式示意性描绘一或多个实例性过程。然而，在示意性说明的实例性过程 中可并入未描绘的其它操作。举例来说，可在所说明操作中的任一者之前、之后、同时或之 间执行一或多个额外操作。在某些情况下，多任务和并行处理可为有利的。而且，在上述实 施方案中各种系统组件的分离不应理解为在所有实施方案中都要求此种分离，且应了解， 所描述的程序组件和系统一般可共同集成于单个软件产品中或封装到多个软件产品中。另 夕卜，其它实施方案在所附权利要求书的范围内。在一些情况下，权利要求书中陈述的动作可 以不同次序执行且仍实现合意的结果。
【权利要求】
1. 一种装置，其包括： 衬底，其具有第一表面和第二表面； 第一感应布置，其包含共同形成第一导电通路的多个第一导电路径，所述第一导电通 路具有第一回转轴，所述多个第一导电路径包含至少从所述第一表面延伸到所述第二表面 的第一组通孔、至少从所述第一表面延伸到所述第二表面的第二组通孔、布置于所述第一 表面上的连接所述第一组通孔与所述第二组通孔的第一组迹线，以及布置于所述第二表面 上的连接所述第一组通孔与所述第二组通孔的第二组迹线； 第二感应布置，其与所述第一感应布置感应耦合且交错并且包含共同形成第二导电通 路的多个第二导电路径，所述第二导电通路具有第二回转轴，所述第一回转轴的至少部分 在所述第二感应布置内延伸，所述第二回转轴的至少部分在所述第一感应布置内延伸，所 述多个第二导电路径包含至少从所述第一表面延伸到所述第二表面的第三组通孔、至少从 所述第一表面延伸到所述第二表面的第四组通孔、布置于所述第一表面上的连接所述第三 组通孔与所述第四组通孔的第三组迹线，以及布置于所述第二表面上的连接所述第三组通 孔与所述第四组通孔的第四组迹线； 第一组一或多个电介质层，其使所述第一组迹线的部分与所述第三组迹线的部分绝 缘；以及 第二组一或多个电介质层，其使所述第二组迹线的部分与所述第四组迹线的部分绝 缘。
2. 根据权利要求1所述的装置，其中： 所述第一组通孔沿着第一行布置且所述第二组通孔沿着第二行布置，所述第一组迹线 中的每一者在所述第一表面上连接来自所述第一行的通孔与来自所述第二行的通孔，所述 第二组迹线中的每一者在所述第二表面上连接来自所述第一行的通孔与来自所述第二行 的通孔；且 所述第三组通孔沿着第三行布置且所述第四组通孔沿着第四行布置，所述第三组迹线 中的每一者在第三表面上连接来自所述第三行的通孔与来自所述第四行的通孔，所述第四 组迹线中的每一者在所述第二表面上连接来自所述第三行的通孔与来自所述第四行的通 孔。
3. 根据权利要求2所述的装置，其中： 所述第一行与所述第二行大体上平行；且 所述第三行与所述第四行大体上平行。
4. 根据权利要求2或3所述的装置，其中： 所述第一行与所述第三行大体上平行；且 所述第二行与所述第四行大体上平行。
5. 根据任一前述权利要求所述的装置，其中： 所述第一组迹线由在所述第一表面上沉积且图案化的第一导电层形成； 使所述第一迹线的部分与所述第三迹线的部分绝缘的所述第一组一或多个电介质层 包含在所述第一表面上沉积且图案化以便覆盖所述第一组迹线的部分的第一电介质层； 所述第三组迹线由在所述第一电介质层上沉积且图案化的第三导电层形成； 所述第二组迹线由在所述第二表面上沉积且图案化的第二导电层形成； 使所述第二迹线的部分与所述第四迹线的部分绝缘的所述第二组一或多个电介质层 包含在所述第二表面上沉积且图案化以便覆盖所述第二组迹线的部分的第二电介质层；且 所述第四组迹线由在所述第二电介质层上沉积且图案化的第四导电层形成。
6. 根据任一前述权利要求所述的装置，其中所述多个第一导电路径完全布置于在所述 多个第二导电路径内的区内。
7. 根据权利要求1到4中任一权利要求所述的装置，其中： 所述第一组迹线由在所述第一表面上沉积且图案化的第一导电层形成； 使所述第一迹线的部分与所述第三迹线的部分绝缘的所述一或多个电介质层包含在 所述第一表面上沉积且图案化以便覆盖所述第一组迹线的部分的第一电介质层； 所述第三组迹线由在所述第一电介质层上沉积且图案化的第三导电层形成； 所述第四组迹线由在所述第二表面上沉积且图案化的第四导电层形成； 使所述第二迹线的部分与所述第四迹线的部分绝缘的所述一或多个电介质层包含在 所述第二表面上沉积且图案化以便覆盖所述第四组迹线的部分的第二电介质层；且 所述第二组迹线由在所述第二电介质层上沉积且图案化的第二导电层形成。
8. 根据任一权利要求7所述的装置，其中所述第一回转轴从所述第二回转轴横向偏 移。
9. 根据权利要求8所述的装置，其中所述第一回转轴平行于所述第二回转轴。
10. 根据权利要求8或9所述的装置，其中由于所述横向偏移，所述第一导电路径的有 效匝数和所述第二导电路径的有效匝数大体上相等，使得所述第一感应布置与所述第二感 应布置以大体上1:1的变压比感应耦合。
11. 根据任一前述权利要求所述的装置，其中所述衬底由玻璃、蓝宝石或石英形成。
12. 根据任一前述权利要求所述的装置，其中： 所述衬底在所述第一和所述第二感应布置两者内的所述区内所述衬底内的磁场线与 所述第一和所述第二表面平行。
13. -种方法，其包括： 提供衬底； 在所述衬底中形成各自穿过所述衬底从所述衬底的第一表面延伸到所述衬底的第二 表面的多个通孔，所述多个通孔包含第一组通孔、第二组通孔、第三组通孔和第四组通孔； 在所述衬底的所述第一表面上沉积第一导电层以形成第一组迹线，所述第一组迹线各 自连接来自所述第一组通孔的通孔与来自所述第二组通孔的通孔； 在所述第一迹线的部分上沉积一或多个第一电介质层； 在所述第一电介质层上沉积第三导电层以形成第三组迹线，所述第三组迹线各自连接 来自所述第三组通孔的通孔与来自所述第四组通孔的通孔； 在所述衬底的所述第二表面上沉积第四导电层以形成第四组迹线，所述第四组迹线各 自连接来自所述第三组通孔的通孔与来自所述第四组通孔的通孔； 在所述第四迹线的部分上沉积一或多个第二电介质层；以及 在所述第二电介质层上沉积第二导电层以形成第二组迹线，所述第二组迹线各自连接 来自所述第一组通孔的通孔与来自所述第二组通孔的通孔。
14. 根据权利要求13所述的方法，其进一步包括以导电材料镀敷或填充所述多个通 孔。
15. 根据权利要求14所述的方法，其中： 所述第一组通孔、所述第二组通孔、所述第一组迹线和所述第二组迹线形成第一感应 布置的至少一部分，所述第一感应布置包含共同形成第一导电通路的多个第一导电路径， 所述第一导电通路具有第一回转轴； 所述第三组通孔、所述第四组通孔、所述第三组迹线和所述第四组迹线形成第二感应 布置的至少一部分，所述第二感应布置包含共同形成第二导电通路的多个第二导电路径， 所述第二导电通路具有第二回转轴，所述第二回转轴从所述第一回转轴横向偏移；且 所述第二感应布置与所述第一感应布置感应耦合且交错。
16. 根据权利要求15所述的方法，其中： 所述第一回转轴在所述第二感应布置内延伸；且 所述第二回转轴在所述第一感应布置内延伸。
17. 根据权利要求15或16所述的方法，其中由于所述横向偏移，所述第一导电路径的 有效匝数和所述第二导电路径的有效匝数大体上相等，使得所述第一感应布置与所述第二 感应布置以大体上1:1的变压比感应耦合。
18. -种装置，其包括： 衬底，其具有第一表面和第二表面； 第一感应装置，其包含共同形成第一导电通路的多个第一导电路径，所述第一导电通 路具有第一回转轴，所述多个第一导电路径包含至少从所述第一表面延伸到所述第二表面 的第一组通孔装置、至少从所述第一表面延伸到所述第二表面的第二组通孔装置、布置于 所述第一表面上的连接所述第一组通孔装置与所述第二组通孔装置的第一组导电装置，以 及布置于所述第二表面上的连接所述第一组通孔装置与所述第二组通孔装置的第二组导 电装置； 第二感应装置，其与所述第一感应装置感应耦合且交错并且包含共同形成第二导电通 路的多个第二导电路径，所述第二导电通路具有第二回转轴，所述第一回转轴的至少部分 在所述第二感应装置内，所述第二回转轴在所述第一感应装置内，所述多个第二导电路径 包含至少从所述第一表面延伸到所述第二表面的第三组通孔装置、至少从所述第一表面延 伸到所述第二表面的第四组通孔装置、布置于所述第一表面上的连接所述第三组通孔装置 与所述第四组通孔装置的第三组导电装置，以及布置于所述第二表面上的连接所述第三组 通孔装置与所述第四组通孔装置的第四组导电装置； 第一组一或多个电介质装置，其使所述第一导电装置的部分与所述第三导电装置的部 分绝缘；以及 第二组一或多个电介质装置，其使所述第二导电装置的部分与所述第四导电装置的部 分绝缘。
19. 根据权利要求18所述的装置，其中所述多个第一导电路径完全布置于在所述多个 第二导电路径内的区内。
20. 根据权利要求18所述的装置，其中所述第一回转轴从所述第二回转轴横向偏移。
21. 根据权利要求20所述的装置，其中由于所述横向偏移，所述第一导电路径的有效 匝数和所述第二导电路径的有效匝数大体上相等，使得所述第一感应装置与所述第二感应 装置以大体上1:1的变压比感应耦合。
【文档编号】H01F17/00GK104272406SQ201380023113
【公开日】2015年1月7日 申请日期:2013年4月18日 优先权日:2012年5月3日
【发明者】智升·罗, 龙海·金, 左诚杰, 章汉·霍比·云 申请人:高通Mems科技公司