一种降低镍管道缺陷的方法
【专利摘要】本发明提供了一种降低镍管道缺陷的方法，包括：对硅衬底表面进行低温硅离子注入，以在硅衬底表面形成一层均匀的无定形层；进行镍淀积。本发明的技术方案有效地阻隔镍管道缺陷的发生，大大降低了镍管道缺陷的形成，能够将镍管道缺陷数目从几千颗水准降到几十颗水准，并实现对MOS器件带来的影响达到可控的目的。
【专利说明】一种降低镜管道缺陷的方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种降低镍管道缺陷的方法。
【背景技术】
[0002]目前，在65nm以下的半导体制造技术中，镍硅化物用于降低金属-半导体接触电阻。而镍管道是一种普遍存在的硅衬底缺陷，它会在电路工作时引起较大的漏电流。针对这个问题，传统技术主要集中在镍合金的摻杂以及快速热处理参数的优化，但这些办法在45nm以下的制程中收效不大。
[0003]近期业界开始关注在镍淀积前通过离子注入形成无定形层的方法来抑制镍管道缺陷的形成，但是注入元素的类型和方法都没有得到很好的优化，对MOS器件带来的影响也很难控制。
[0004]专利CN102569115A公开了一种半导体器件缺陷的检测方法，包括下列步骤:在半导体衬底上形成MOS晶体管，所述MOS晶体管包括栅极、源/漏极；在皿)5晶体管的栅极上及源/漏极的半导体衬底上形成金属硅化物层；对金属硅化物层进行检测；如检测出无缺陷，则继续在后续晶圆上进行半导体器件制作，如不符合要求，则调整相应制造设备的参数。本发明避免了在成品后再检测而造成的大批次的晶圆浪费的情况，在降低浪费率的同时也提高了成品率。但该专利不能抑制镍管道缺陷的形成问题。
[0005]专利CN103545231A公开了一种镍侵蚀缺陷在线检测方法，用于在CMOS器件制备工艺中检测镍侵蚀缺陷，包括如下步骤:a)、电子束扫描仪以第一配置参数扫描CMOS器件一表面区域，滤除非线条状缺陷，第一配置参数包括第一电流值；b)、电子束扫描仪以第二配置参数扫描该表面区域，滤除线条状缺陷，第二配置参数包括第二电流值；C)、以透射电镜在暗场下扫描该表面区域，确定是否存在镍侵蚀缺陷；d)、若存在镍侵蚀缺陷，通过失效分析对镍侵蚀缺陷进行核实与分类；e)、切换至另一表面区域，回到步骤a)继续执行。其中，第一电流值小于第二电流值。该方法准确率高、实施简单，易于在半导体行业内推广。但该专利任然不能抑制镍管道缺陷形成的问题。
【发明内容】
[0006]鉴于上述问题，本发明提供一种降低镍管道缺陷的方法。
[0007]本发明解决技术问题所采用的技术方案为:
[0008]一种降低镍管道缺陷的方法，其中，包括以下步骤:
[0009]步骤I，制备硅衬底；
[0010]步骤2，对所述硅衬底表面进行硅离子注入，以在硅衬底表面形成一层均匀的无定形层；
[0011]步骤3，进行镍淀积。
[0012]其中，还包括步骤4，进行退火工艺。
[0013]其中，所述步骤2中进行硅离子注入之前还包括清洗所述硅衬底。[0014]其中，所述步骤2中在-50?-100°C下进行硅离子注入。
[0015]其中，所述步骤2中娃离子注入能力为I?3Kev。
[0016]其中，所述步骤2中硅离子注入的离子剂量为1E12?1E15。
[0017]其中，所述步骤I中的硅衬底为40nm制程的12寸晶圆。
[0018]上述技术方案具有如下优点或有益效果:
[0019]本发明，的技术方案有效地阻隔镍管道缺陷的发生，大大降低了镍管道缺陷的形成，能够将镍管道缺陷数目从几千颗水准(IOOOea level)降到几十颗水准(IOea level),并实现对MOS器件带来的影响达到可控的目的。
【专利附图】
【附图说明】
[0020]参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
[0021]图1是本发明方法实施例中硅衬底的结构示意图；
[0022]图2是本发明方法实施例中离子注入的示意图；
[0023]图3是本发明方法实施例中镍淀积示意图。
【具体实施方式】
[0024]下面结合附图对本发明方法进行详细说明。
[0025]本发明的一种降低镍管道缺陷的方法，包括:
[0026]如图1中所示，步骤I，制备硅衬底I ;
[0027]如图2中所示，步骤2，清洗硅衬底1，在-50?_100°C下对硅衬底I表面进行硅离子注入，注入能量为I?3Kev，离子剂量为1E12?1E15，以在硅衬底I表面形成一层均匀的无定形层2 ；
[0028]如图3中所示，步骤3，进行镍淀3积；
[0029]步骤4，进行退火工艺。
[0030]本发明的实施例在淀积镍之前，先清洗晶圆表面，然后进行低温硅(Si)离子注入，低温为-50°C?-100°C，注入能量为I?3Kev，注入元素硅(Si)离子剂量为1E12?1E15。随后即开始正常的镍淀积工艺。
[0031]通本发明的实施例，在40nm制程的12寸晶圆上，镍管道缺陷由原先的5000多颗降至50颗左右。
[0032]本发明的实施例有效地阻隔镍管道缺陷的发生，大大降低了镍管道缺陷的形成，能够将镍管道缺陷数目从几千颗水准(IOOOea level)降到几十颗水准(IOea level)，并实现对MOS器件带来的影响达到可控的目的。
[0033]对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
【权利要求】
1.一种降低镍管道缺陷的方法，其特征在于，包括以下步骤: 步骤I，制备硅衬底； 步骤2，对所述硅衬底表面进行硅离子注入，以在硅衬底表面形成一层均匀的无定形层； 步骤3，进行镍淀积。
2.如权利要求1所述的降低镍管道缺陷的方法，其特征在于，还包括步骤4，进行退火工艺。
3.如权利要求2所述的降低镍管道缺陷的方法，其特征在于，所述步骤2中进行硅离子注入之前还包括清洗所述硅衬底。
4.如权利要求3所述的降低镍管道缺陷的方法，其特征在于，所述步骤2中在-50?-100°C下进行硅离子注入。
5.如权利要求4所述的降低镍管道缺陷的方法，其特征在于，所述步骤2中硅离子注入能力为I?3KeVo
6.如权利要求5所述的降低镍管道缺陷的方法，其特征在于，所述步骤2中硅离子注入的尚子剂量为1E12?1E15。
7.如权利要求1所述的降低镍管道缺陷的方法，其特征在于，所述步骤I中的硅衬底为40nm制程的12寸晶圆。
【文档编号】H01L21/02GK103887149SQ201410106537
【公开日】2014年6月25日 申请日期:2014年3月20日 优先权日:2014年3月20日
【发明者】何志斌, 邱裕明 申请人:上海华力微电子有限公司