一种嵌有环形栅mosfet的抗辐射scr静电防护器件的制作方法
【专利摘要】本发明公开了一种嵌有环形栅MOSFET的抗辐照SCR静电防护器件，本发明嵌入的环形栅MOSFET可用于6种不同结构的SCR静电防护器件。6种SCR静电防护器件结构，分别通过嵌入环形栅NMOS、环形栅PMOS、嵌入环形栅MOSFET同时增加P型阱区及N型深阱区来实现。环形栅的嵌入，相当于嵌入栅接地NMOS或栅接高电位PMOS结构，其触发电压接近栅接地NMOS或栅接高电位PMOS结构的触发电压，降低了触发电压，加快了开启速度。采用环形栅结构，增大了阴极到阳极的距离，阻断了NMOS器件边缘的漏电通路，因此提高了SCR器件维持电压和抗辐照能力。
【专利说明】—种嵌有环形栅MOSFET的抗辐射SCR静电防护器件
【技术领域】
[0001]本发明属于半导体器件领域，尤其涉及一种嵌有环形栅金属氧化物半导体场效应晶体管的硅控整流器静电防护结构设计。
【背景技术】
[0002]随着半导体集成电路的快速发展，静电防护器件在医疗用品辐射灭菌消毒、航天航空、空间科学探测、辐射化工及核工业等领域的电子产品、电子设备中应用广泛。静电放电作为一种常见的近场电磁危害源，其电磁能量通过辐射或传导的方式在电路中产生瞬态感应电压或脉冲电流，干扰电路和器件的正常工作，使电子产品、电子设备的质量与可靠性降低，甚至引发重大工程事故，使全世界每年都蒙受巨大的经济损失，也曾造成众多航天工程项目的巨大损失和灾害。静电放电对集成电路的影响也随之越来越明显，据统计约有37%的芯片失效是由于静电放电(ESD )/过电压力(EOS )引起的。然而电子产品所受的静电放电损伤有90%属于隐形损伤，很难直接通过检测发生，只有进行静电防护，才能减小静电放电对器件产生的危害，才能保证最终产品质量。另一方面，电子产品受到辐射所引起的辐射效应往往会使其寿命降低或者出现故障，严重时甚至直接导致电子产品的损毁，从而使得整台电子设备失效。
[0003]为了克服静电放电的危害，各种新型结构的ESD器件应运而生，如栅接地金属氧化物半导体场效应晶体管(GGM0S)，二极管结构，硅控整流器(SCR)等结构为电子产品的可靠性与良率保驾护航。为保证半导体集成电路在辐射环境中能稳定安全的工作，必须采取各种技术措施来减少辐照对半导体器件的影响。在抗辐照方面最有效的材料是蓝宝石上硅(SOS)和绝缘体上硅(S0I)，也可使用砷化镓(GaAs)、氮化镓(GaN)等有较强抗辐照性能的新材料，单晶硅材料可通过在PMOS和NMOS晶体管之间增加隔离环，器件采用环形栅结构等方法，在一定程度上可以改善集成电路的抗辐照性能。通过版图加固技术提高抗辐照能力，如增加在阱中P+扩散和衬底上N+扩散之间的距离，尽可能多的增加阱和衬底的接触孔，阻断器件边缘漏电通路，使用环形栅等方式增强ESD器件的抗辐照性能。另一方面改进工艺条件，减小栅氧化层厚度，采用真空封装、涂敷抗辐射涂层进行抗辐射加固。本发明的嵌环形栅金属氧化物半导体场效应晶体管(MOSFET)的SCR器件结构参考以上抗辐照加固方法，采用嵌入环形栅MOS结构，实现提高维持电压和增强抗辐照性能要求。
[0004]如图1所示为传统SCR静电防护器件的版图示意图，这种结构具有面积小、静电防护能力强、工艺兼容性好的特点，但限于这种结构的触发电压高、开启速度慢的缺陷在实际应用中需进行相应改进。现有的SCR改进主要在阴极和阳极的边界处嵌入NMOS管或者PMOS管，如图2所示。改进之后的SCR器件虽然可以解决传统SCR触发电压高，开启速度慢的问题，但维持电压和抗辐照问题仍然没有得到解决。针对这一问题，本发明专利是通过版图加固技术采用嵌入环形栅MOSFET的有效措施来提高SCR器件的维持电压、增强SCR静电防护器件的抗辐照性能。
【发明内容】
[0005]本发明的目的是为了解决SCR器件维持电压和抗辐照的问题，对SCR进行了改进，嵌入环形栅MOSFET结构，在制作简单、工艺兼容性好的基础上，进一步降低SCR器件触发电压，提高SCR器件维持电压防止闩锁效应，同时增强SCR器件抗辐照性能。
[0006]嵌入的环形栅MOSFET可分为NMOS晶体管和PMOS晶体管，实际应用中，嵌入的环形栅NMOS的栅端和源端通过金属导线连出接阴极，嵌入的环形栅PMOS的栅端和源端通过金属导线连出接阳极。本发明嵌入的环形栅MOSFET可用于以下6种不同结构的SCR静电防护器件。
[0007]结构一的版图示意图，如图5所示，在传统SCR结构基础上，在阴极1-1和阳极1-2分界处嵌入NMOS管，环形栅NMOS管的漏端N+注入区1_9置于阴极1_1和阳极1_2的分界面上，环形栅端1-10、源端N+注入区1-5及P+注入区1-6通过金属导线连出接到SCR的阴极1_1，N+注入区1-3和P+注入区1-4通过金属导线连出接到阳极1-2。N+注入1-3区和P+注入区1-4，N+注入区1-5和P+注入区1-6既可以相互接触，也可以存在一定的距离。图5所示1-8为P型轻掺杂衬底。
[0008]结构二的版图示意图，如图6所示，在结构一的基础上，将图3嵌入的环形栅NMOS管改变为嵌入环形栅PMOS管。即图5置于阴极1-1和阳极1-2分界处的NMOS管的漏端N型重掺杂注入区1-9改变为图6所示PMOS管的漏端P型重掺杂注入区2-9，与结构一不同的是，PMOS的环形栅端2-10、源端P+注入区2-4通过金属导线相连与P+注入区2_3 —起接到SCR的阳极2-2，N+注入区2-5和P+注入区2_6通过金属导线连接到阴极2_1。图6所示2-8为P型轻掺杂衬底。
[0009]结构三的版图示意图，如图7所示，基于结构一，在阴极注入掺杂浓度低于P+注入高于P型轻掺杂衬底注入浓度的P型离子形成P阱区3-11，在阴极3-1和阳极3-2分界处嵌入NMOS管，环形栅NMOS管的漏端N+注入区3_9置于阴极3_1和阳极3_2的分界面上，环形栅端3-10、源端N+注入区3-5及P+注入区3-6通过金属导线连出接到SCR的阴极3_1，N+注入区3-3和P+注入区3-4通过金属导线连出接到阳极3-2。与结构一相比，结构三的雪崩击穿面由图5所示N+注入区1-9-P型衬底1-8转移为图7所示N+注入区3-9-P阱区3-11，进一步降低了 SCR器件的触发电压。图7所示3-8为P型轻掺杂衬底。
[0010]结构四的版图示意图，如图8所示，基于结构二，在阴极注入掺杂浓度低于P+注入高于P型衬底注入浓度的P型离子形成P阱区4-11，在阴极4-1和阳极4-2分界处嵌入PMOS管，环形栅PMOS管的漏端P+注入区4-9置于阴极4_1和阳极4_2的分界面上，环形栅端4-10、源端P+注入区4-4及N+注入区4-3通过金属导线连出接到SCR的阳极4_2，N+注入区4-5和P+注入区4-6通过金属导线连出接到阴极4-1。与结构二相比，结构四的R2掺杂浓度增加阻值减小，维持电压较结构二有所降低。图8所示4-8为P型轻掺杂衬底。
[0011]结构五图9所示，在结构三的基础上，将阴极和阳极均做在了 N型轻掺杂深阱区5-12里，这种结构可以将嵌入的NMOS管做成高压NMOS管结构，也可以增加如轻掺杂漏级LDD等改进。
[0012]结构六如图10所示，在结构四的基础上，将阴极和阳极均做在了 N型轻掺杂深阱区6-12里，这种结构可以将嵌入的PMOS管做成高压PMOS管结构。
[0013]本发明中嵌入的环形栅MOSFET结构的特点是MOS管的栅沿着有源区的边缘将漏端包围，源端和漏端做成条形，栅端做成环形，MOS管的源端和漏端尺寸一致，将MOS管的漏端置于SCR器件阴极和阳极的分界处，可根据设计要求的不同灵活改变阴极和阳极P注入或N注入的尺寸大小和嵌入MOSFET宽长尺寸。
[0014]本发明中嵌环形栅MOSFET的SCR静电防护器件可以做成左右对称结构和非对称结构，也可以做成多指结构以获得更大的电流泄放能力。
【专利附图】
【附图说明】
[0015]图1为传统SCR静电防护器件的版图示意图。
[0016]图2为现有嵌NMOS管的SCR静电防护器件版图示意图。
[0017]图3为图2嵌NMOS管的SCR静电防护器件剖面图。
[0018]图4为图2嵌NMOS管的SCR静电防护器件等效原理图。
[0019]图5为本发明嵌环栅NMOS管的SCR静电防护器件结构一的版图示意图。
[0020]图6为本发明嵌环栅PMOS管的SCR静电防护器件结构二的版图示意图。
[0021]图7为本发明嵌环栅NMOS管的SCR静电防护器件结构三的版图示意图。
[0022]图8为本发明嵌环栅PMOS管的SCR静电防护器件结构四的版图示意图。
[0023]图9为本发明嵌环栅NMOS管的SCR静电防护器件结构五的版图示意图。
[0024]图10为本发明嵌环栅NMOS管的SCR静电防护器件结构六的版图示意图。
【具体实施方式】
[0025]为了更加清楚明白的阐述本发明的结构特点，以下结合附图对本发明进行进一步的详细说明。
[0026]图3为图2结构嵌NMOS管的SCR静电防护器件对应的剖面图，图4为图2结构对应等效电路图。包含一个寄生PNP三极管Ql (由P型重掺杂区8、N型阱区9和P型衬底10组成)、一个寄生NPN三极管Q2 (由N型重掺杂区7、P型衬底10和N型阱区9组成)、一个寄生栅接地NMOS管Ml (由N型重掺杂区6、N型重掺杂区7、N型阱区9、P型重掺杂区8和多晶硅栅3组成)、一个寄生二极管Dl (由N型重掺杂区6和P型衬底10组成)以及N阱形成的寄生电阻Rl和P型衬底形成的寄生电阻R2。应用时阳极接需要静电防护的芯片引脚、阴极接地，当正的ESD脉冲出现在阳极时，电场最大值出现在GGNMOS的漏端，相对于N阱与P阱形成的低掺杂PN结，寄生二极管Dl会先发生雪崩击穿，GGNMOS会首先导通，产生的电子电流流过N讲，使得Ql、Q2组成的正反馈通路开启，从而快速有效的泄放ESD电流，从图4中可以看出，阴极到阳极的寄生电阻Rl和R2的阻值大小，将影响SCR器件的维持电压，反偏二极管Dl的掺杂浓度将决定SCR器件触发电压的高低。
[0027]如图5所示结构一，包括:嵌入MOSFET的栅端1_10、源端N+注入区1_5、漏端N+注入区1-9、N+注入区1-3、P+注入区1-4、P+注入区1-6、N阱区1-7、P型轻掺杂衬底1-8组成的阴极1-1和阳极1-2。N+注入区1-3和P+注入区1-4，源端N+注入区1-5和P+注入区1-6既可以相互接触，也可以存在一定的距离。N+注入区1-3和P+注入区1-4通过金属导线连出接到SCR的阳极1-2 ;栅端1-10、源端N+注入区1-5和P+注入区1_6通过金属导线连接到SCR的阴极1-1。应用时，SCR静电防护器件的阳极接到需要静电防护芯片的引脚上，阴极接到地电位。引入嵌环形栅NMOS管的结构特点表现在:栅端首尾相接，不存在栅宽方向的边缘，消除了源漏之间两个PN结间的漏电通道，可有效的抑制辐照引起的泄漏电流性能的退化，提高抗辐照性能；环形栅NMOS结构的嵌入，使得阴极1-1到阳极1-2之间的距离增加，R2电阻阻值增大，SCR器件的维持电压也因此得到进一步提高，有效防止了 SCR器件闩锁效应的发生。
[0028]如图6所示结构二,在图5所示结构的基础上，将嵌入的NMOS管改变为PMOS管，即图5所示源端N+注入区1-9改变为PMOS管的源端P+注入区2-9，雪崩击穿面也由图5的源端N+注入区1-9和P型轻掺杂衬底1-8转移为图6所示源端P+注入区2-9和N型阱区2-7，触发电压也发生相应改变。
[0029]如图7所示结构三，在图5所示结构的基础上，阴极增加P型阱区3-11，雪崩击穿面也由图5的源端N+注入区1-9和P型轻掺杂衬底1-8转移为图7所示源端N+注入区3-9和掺杂浓度高于P型轻掺杂衬底的P型阱区3-11，触发电压进一步降低。其结构特点与结构 致。
[0030]如图8所示结构四，在图6所示结构的基础上，阴极增加P型阱区4-11。增加P型阱区4-11后，寄生电阻R2的掺杂浓度增高，阻值减小，维持电压较结构二有所降低。
[0031]如图9所示结构五，在图7所示结构的基础上，将阴极和阳极均做在了 N型轻掺杂深阱5-12里，这种结构主要用于嵌入高压环形珊NMOS的SCR器件，同时，N型轻掺杂深阱5-12将P阱5-11与P型轻掺杂衬底5-8隔开，减小了 SCR器件的衬底噪声。
[0032]如图10所示结构六，在图8所示结构的基础上，将阴极和阳极均做在了 N型轻掺杂深阱6-12里，其结构特点与结构五一致。
[0033]本发明所例的实施方式，工艺兼容性好，标准CMOS工艺、BiCMOS工艺、B⑶工艺、SIO工艺平台都可实现。
【权利要求】
1.一种嵌有环形栅MOSFET的抗辐照SCR静电防护器件，包括=MOSFET和SCR，其特征在于:所述的MOSFET为环形栅M0SFET，其中环形栅NMOS管的源端和栅端通过金属导线连接到SCR的阴极；环形栅PMOS管的源端和栅端通过金属导线连接到SCR的阳极。
2.根据权利要求1所述的一种嵌有环形栅MOSFET的抗辐照SCR静电防护器件，其特征在于:所述的环形栅MOSFET是嵌入环形栅NM0S、环形栅PM0S、或同时增加P型阱区及N型深阱区的环形栅M0SFET。
【文档编号】H01L27/02GK103915433SQ201410120973
【公开日】2014年7月9日 申请日期:2014年3月28日 优先权日:2014年3月28日
【发明者】谢晶, 袁永刚, 李晓娟, 王玲, 王继强, 马丁, 刘伯路, 李向阳 申请人:中国科学院上海技术物理研究所