具有掩埋栅极电极和栅极接触的半导体器件的制作方法
【专利摘要】一种半导体器件，包括：栅极电极，掩埋在半导体部分中。栅极电极包括第一栅极部分和第二栅极部分，所述第一栅极部分在与所述半导体部分的主表面平行的纵向中心轴的第一侧上，所述第二栅极部分在所述纵向中心轴的相对的第二侧上。至少一个第一栅极接触从由所述主表面限定的主侧延伸到所述第一栅极部分中。
【专利说明】具有掩埋栅极电极和栅极接触的半导体器件
【技术领域】
[0001]本公开涉及半导体技术，更具体而言，涉及具有掩埋栅极电极和栅极接触的半导体器件。
【背景技术】
[0002]典型的功率半导体切换器件被设计用于低面积特定通态电阻Rdsm*A。另一质量测量是通过通态电阻Rdsm和栅极电荷的乘积给定的F0M(品质因数)，当减小通态电阻Rdsm时该FOM理想地不降低。另一设计约束是通过通态电阻和输出电荷的乘积给定的理想地尽可能低的FOMtjsstl
[0003]具有垂直沟道的功率半导体器件通常包括掩埋在FET单元的有源晶体管区域之间的半导体部分中的、规律布置的电极结构，具有垂直沟道的功率半导体器件例如是沟槽型MOSFET (金属氧化物半导体场效应晶体管)。每个掩埋电极结构可以包括栅极和场电极，其中场电极在半导体部分中掩埋得比栅极电极深。在反向阻挡模式中，场电极在横向方向上耗尽有源晶体管区域，使得在不经受反向阻挡能力损耗的情况下，可以增加有源晶体管区域中的杂质浓度，因而降低通态电阻Rdsm。期望提供可以以成本有效方式提供的、具有掩埋栅极电极和可靠栅极接触的半导体器件。
【发明内容】
[0004]一个实施例涉及具有掩埋在半导体部分中的栅极电极的半导体器件。栅极电极包括第一栅极部分和第二栅极部分，所述第一栅极部分在与所述半导体部分的主表面平行的纵向中心轴的第一侧上，所述第二栅极部分在所述纵向中心轴的相对的第二侧上。至少一个第一栅极接触从由所述主表面限定的主侧延伸到所述第一栅极部分中。
[0005]另一实施例涉及一种制造半导体器件的方法。在半导体衬底中提供掩埋电极结构。掩埋电极结构包括栅极电极，该栅极电极具有第一栅极部分和第二栅极部分，所述第一栅极部分在与所述半导体部分的主表面平行的纵向中心轴的第一侧上，所述第二栅极部分在所述纵向中心轴的相对的第二侧上。提供一个或多个第一栅极接触，其中第一栅极接触从由所述主表面限定的主侧延伸到所述第一栅极部分中。
[0006]通过阅读下列详细描述以及查看附图，本领域技术人员将认识到附加特征和优势。
【专利附图】
【附图说明】
[0007]包括附图以提供对本发明的进一步理解，将附图结合在本说明书中并且附图构成本说明书的一部分。附图图示本发明的实施例并且与描述一起用于说明本发明的原理。本发明的其它实施例和期望优势将容易被认识到，因为通过参照下列的详细描述变得更好理解它们。
[0008]图1A是根据一个实施例的半导体器件的一部分的示意性截面图，在与栅极连接区域中的掩埋电极结构的纵向中心轴正交的同一截面平面中提供双栅极接触。
[0009]图1B是在与单元区域中的截面平面平行的平面中图1A的半导体器件的示意性截面图。
[0010]图2A是根据一个实施例的来自单元区域和栅极连接区域中的两个平行截面平面的IGFET(绝缘栅场效应晶体管)的组合示意性截面图，该实施例提供具有薄中心部分的栅极电极的双栅极接触。
[0011]图2B是根据一个实施例的来自单元区域和栅极连接区域中的两个平行截面平面的IGBT(绝缘栅双极晶体管)的组合示意性截面图，该实施例提供具有薄中心部分的栅极电极的双栅极接触。
[0012]图3A是根据提供交错栅极接触的实施例的半导体器件的栅极连接部分的示意性平面图。
[0013]图3B是图3A的半导体器件的沿着线B-B的示意性截面图。
[0014]图3C是图3A的半导体器件的沿着线C-C的示意性截面图。
[0015]图4是根据另一实施例的制造半导体器件的方法的简化流程图。
【具体实施方式】
[0016]在下面的详细描述中，参照附图，附图形成详细描述的一部分并且详细描述通过图示的方式示出其中可以实施本发明的特定实施例。将理解到的是，在不脱离本发明范围的情况下，可以利用其它实施例并且可以进行结构或逻辑上的改变。例如，一个实施例所图示或描述的特征可以用在其它实施例上或结合其它实施例使用，以产生另一实施例。旨在于本发明包括这样的修改和变型。使用不应认为限制所附权利要求范围的特定语言描述示例。附图不按比例绘制并且仅用于图示目的。为清晰起见，如果没有另外陈述，则在不同附图中相同的元件由对应的参考标号标示。
[0017]术语“具有”、“含有”、“包含”、“包括”等是开放式的，并且这些术语指示所述结构、元件或特征的存在，但不排除附加元件或特征。除非上下文另外清晰指出，否则冠词“一个”、“一”和“该”旨在于包括复数以及单数。
[0018]术语“电连接”描述电连接元件之间的持久低欧姆连接，例如，所关注的元件之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括可以在电耦合元件之间提供适于信号传输的一个或多个中间元件，例如可控制成在第一状态中暂时提供低欧姆连接并且在第二状态中暂时提供高欧姆电解耦合的元件。
[0019]附图通过在掺杂类型“η”或“p”附近指示或“ + ”图示了相关掺杂浓度。例如，“η-”是指低于“η”掺杂区域的掺杂浓度的掺杂浓度，而“η+”掺杂区域具有比“η”掺杂区域更高的掺杂浓度。同一相关掺杂浓度的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同的“η”掺杂区域可以具有相同或不同的绝对掺杂浓度。
[0020]图1A和图1B涉及其中每个栅极电极具有两个栅极接触301和302的半导体器件500。半导体器件500包括单晶半导体材料的半导体部分100，作为示例，该单晶半导体材料可以是硅S1、锗Ge、锗硅晶体SiGe、氮化镓GaN或砷化镓GaAs。半导体部分具有平坦主表面101和与主表面101平行的平坦后侧表面102。与主表面101的法线限定垂直方向并且与该垂直方向正交的方向是横向方向。
[0021]掩埋电极结构190从由主表面101跨越的平面延伸到半导体部分100中。在掩埋电极结构190之间的半导体部分100的一些分区形成半导体台面195。掩埋电极结构190可以形成近似均匀宽度和深度的规律布置的平行条带的图案。作为示例，掩埋电极结构190在主表面101处的宽度wl的范围可以从数百nm到2.5 μ m，例如从500nm到2.5 μ m。根据一些实施例，宽度wl可以约为950nm、l.2 μ m或1.45 μ m。掩埋电极结构190的深度可以达至IJ若干微米。掩埋电极结构190的中心到中心距离(间距)的范围可以从500nm到5.0μπι。掩埋电极结构190可以具有近似垂直的侧壁。根据图示的实施例，掩埋电极结构190的侧壁随着与主表面101增加的距离而锥形化。
[0022]掩埋电极结构190中的每一个包括栅极电极150,栅极电极150掩埋在主表面101下方的半导体部分100中。朝向主表面101的栅极电极150的顶表面可以向内弯曲或是凹形的。栅极电极150在顶表面处可以具有U形剖面。例如，与半导体台面195的材料或覆盖半导体台面195的氧化层相比，以更高速率去除沉积的栅极材料的CMP(化学机械抛光)可以使栅极电极150的顶表面成碟状。
[0023]栅极电介质205将栅极电极150与半导体台面195绝缘。掩埋电极结构190也可以包括场电极160，其中与栅极电极150相比，场电极160更靠近后侧部分100。第一场电介质161将场电极160与半导体部分100绝缘,第二场电介质162将场电极160与栅极电极150介电绝缘。
[0024]栅极电极150中的一些或全部可以电耦合或电连接到半导体器件500的栅极端子或者电耦合或电连接到集成在半导体器件500中的栅极驱动电路的输出。通过施加预定电位可以使栅极电极150中的一些去激活，以便在通态电导率的代价下减少栅极电荷。例如，栅极电极150中的一些在操作期间可以与源极端子或具有源极电位的任意其它结构电连接。
[0025]场电极160可以在操作期间电耦合或电连接到半导体器件500的场端子、电耦合或电连接到集成在半导体器件500中的驱动电路的输出、电耦合或电连接到源极端子或具有源极端子的任意其它结构。
[0026]可以由相同或不同的导电材料提供栅极电极150和场电极160。根据一个实施例，栅极电极150和场电极160可以包括或可以包含重掺杂多晶娃的一部分。栅极电极150和场电极160可以包含金属包含部分。栅极电介质205可以包括或包含半导体氧化层，例如热生长的氧化硅、沉积的氧化硅层、氮化硅层或氮氧化硅层。第一场电介质161和第二场电介质162可以包括或包含热半导体氧化物，例如热生长的氧化硅。帽层电介质210可以热生长在栅极电极150的顶表面上。
[0027]在掩埋电极结构190的中心部分中，第二场电介质162可以包括突出部分162a，该突出部分162a使栅极电极150从场电极160侧减薄。例如，在从主表面101引入沟槽到半导体部分100中之后，可以通过沉积或热生长形成厚的氧化物，其中厚的氧化物对引入的沟槽加衬。可以沉积场电极材料并使场电极材料凹陷，使得场电极材料填充厚的氧化物加衬的沟槽中的剩余空隙。厚的氧化物可以从主表面101凹陷，其中厚氧化物的残留物形成第一场电介质161，并且其中在引入的沟槽的中心中，露出场电极材料的突出部分。氧化工艺可以使场电极材料的突出暴露部分氧化，以代替前者的场电极材料的突出暴露部分形成具有突出部分162a的第二场电介质162。
[0028]第二场电介质162的突出部分162a在栅极电极150的纵向中心轴(LCA)的相对侧上的第一栅极部分150a和第二栅极部分150b中对栅极电极150构图，该纵向中心轴平行于主表面101且垂直于图1A所示截面平面而延伸。除去工艺诱发的差异，第一栅极部分150a和第二栅极部分150b关于通过纵向中心轴(LCA)且垂直于主表面101的对称平面近似镜面对称。具有比第一栅极部分150a和第二栅极部分150b更小的垂直扩展的第三栅极部分150c可以在结构上电连接第一栅极部分150a和第二栅极部分150b。根据其它实施例，第一栅极部分150a和第二栅极部分150b可以彼此直接邻接。对于凹形的栅极电极150，与第一栅极部分150a和第二栅极部分150b相比，第三栅极部分150c可以具有距主表面101跨越的平面的更大距离。
[0029]至少一个第一栅极接触301从由主表面101限定的主侧延伸到第一栅极部分150a中。至少一个第二栅极接触302可以从主侧延伸到第二栅极部分150b中。成对的第一栅极接触301和第二栅极接触302可以分别沿着与纵向中心轴(LCA)垂直的横向方向布置。根据其它实施例，第一栅极接触301和第二栅极接触302交替地布置在纵向中心轴(LCA)的两侧上。
[0030]一个实施例提供单一的第一栅极接触301。另一实施例提供单一一对第一栅极接触301和第二栅极接触302。其它实施例提供两个或多个第一栅极接触301和第二栅极接触302，其中第一栅极接触301的数目可以等于第二栅极接触302的数目。第一栅极接触301可以沿着与纵向中心轴(LCA)平行的轴布置。第二栅极接触302可以沿着与纵向中心轴(LCA)平行的轴布置。
[0031]第一栅极接触301和第二栅极接触302具有距离指派给相应栅极部分150a、150b的栅极电介质的最小距离。最小距离可以至少为20nm,例如至少lOOnm。第一栅极接触301和第二栅极接触302可以分别具有距第二场电介质162的突出部分162a的相同的最小距离和距纵向中心轴(LCA)的相同距离。
[0032]第一栅极接触301和第二栅极接触302关于主表面101可以具有相同的垂直延伸、相同的截面形状和尺寸以及相同的结构和内部配置。第一栅极接触301和第二栅极接触302的横向截面形状可以是圆形、卵形、椭圆形或矩形，例如具有或不具有圆化拐角的方形。第一栅极接触301和第二栅极接触302的宽度w2可以在50nm和400nm之间，例如150nm和350nm之间。根据一个实施例，第一栅极接触301和第二栅极接触302的宽度w2的范围从200nm到280nm。
[0033]介电结构220可以覆盖主表面101。介电结构220可以是单一层或者可以包括氧化硅、氮化硅、氮氧化硅、使用TEOS(正硅酸乙酯)作为前驱体材料得到的氧化硅、BSG(硼硅玻璃)、PSG (磷硅玻璃)、BPSG (硼磷硅玻璃)或聚合物(例如聚酰亚胺)的两个或多个子层。
[0034]第一栅极接触301和第二栅极接触302通过介电结构220中的开口将栅极布线330与栅极电极150电连接。作为示例，栅极布线330以及第一栅极接触301和第二栅极接触302可以包括薄阻挡层331，该薄阻挡层331可以是包含或包括氮化钛TiN、钛T1、钽Ta和/或氮化钽TaN的层。阻挡层331可以具有少于10nm的厚度，例如最多20nm。近似顺形的填充材料335形成第一栅极接触301和第二栅极接触302的填充部分，并且提供栅极布线330的基础层。栅极布线330包括主层339，该主层339可以包含重掺杂多晶硅和/或金属，诸如铝Al和/或铜Cu或这二者，例如AlCu、AlSiCu或AlSi。
[0035]图1A涉及栅极连接部分620，其中半导体台面195可以实质上包括第一导电类型的漂移层120的非有源部分和第二互补导电类型的基础/沟道层115的非有源部分。基础/沟道层115和漂移层120之间的pn结可以被近似调整到栅极电介质205的在距主表面101的一定距离处的下边缘。
[0036]在掩埋电极结构190的中心部分中提供单一栅极接触的常规方法必需考虑当将栅极接触的接触凹槽从主表面101刻蚀到栅极电极150中时第三栅极部分150c中栅极电极150的减少的垂直扩展。例如，穿过第三部分150c的等离子体刻蚀会损坏最终完成的栅极150和场电极160之间的第二场电介质162。损坏的第二场电介质162会降低指派给所关注的掩埋电极结构190的晶体管单元的可靠性。相反，本双栅极接触方法在不需要栅极接触凹槽刻蚀的复杂刻蚀端点检测机制的情况下提供比较深的栅极接触301、302。
[0037]此外,在常规方法中，当栅极接触凹槽刻蚀露出突出部分162a(该突出部分162a随着与主表面101增加的距离变得比栅极接触凹槽更宽)的表面时，刻蚀往往沿着栅极电极材料和突出部分162a之间的界面进行，导致在栅极电极材料与突出部分162a之间的窄沟道。所导致的窄沟道的反向锥形化使得难以覆盖具有连续阻挡层331的所得接触凹槽的侧壁。阻挡层331中的缺陷、弱点和孔在后续填充材料335(例如钨层)的沉积期间引起虫洞。泄漏的阻挡层331降低最终完成的半导体器件500的可靠性。相反，本双栅极接触方法在距第二场电介质162的突出部分162a的一定距离中允许栅极接触凹槽的形成并且确保在不具有缺口和孔的情况下并且在具有垂直或正向锥形化侧壁的栅极接触凹槽中形成连续阻挡层331。
[0038]可以在距第二场电介质162的至少50nm(例如至少10nm)的距离处高可靠性地形成第一栅极接触301和第二栅极接触302的掩埋端面。第一栅极接触和第二栅极接触下方的栅极电极材料可以吸收在栅极接触凹槽中形成第一栅极接触301和第二栅极接触302之前通过栅极接触凹槽的底部注入的杂质。作为结果，在半导体器件500的制造期间，第一栅极接触301和第二栅极接触302的接触凹槽可以与图1B所示的单元区域610中的源极接触和体接触的接触凹槽同时形成，并且可以在没有不利地影响由栅极电极材料的足够厚的部分覆盖的第二场电介质162的部分的情况下执行通过栅极连接区域620和单元区域610二者中的接触凹槽的底部的注入。
[0039]第三栅极部分150c的厚度取决于掩埋电极结构190的宽度wl，该宽度wl又取决于针对半导体器件500规定的反向阻塞电压。由于栅极接触301、302的接触凹槽与例如源极接触和场电极接触的接触凹槽同时形成，因此必需针对每种半导体器件分开地精细调整栅极接触301、302的栅极凹槽的宽度和接触凹槽的刻蚀工艺。相反，利用本双栅极方法，栅极接触301、302的接触凹槽的形成在于与第三栅极部分150c的垂直扩展高度无关，并且因而可以更容易地调节用于刻蚀针对不同击穿电压分类指明的半导体器件500的栅极接触301,302的接触沟槽的工艺。
[0040]掩埋电极结构190可以是通过如图1A所示的栅极连接区域620和如图1A所示的单元区域610延伸并且在单元区域610与栅极连接区域620之间的规律布置的条带结构。
[0041]图1B是在与单元区域610中的图1A的截面平面平行的截面平面中具有图1A的掩埋电极结构190的半导体器件150的截面图。在单元区域610中，代替栅极布线330，介电结构220将源极金属化结构310与主表面101隔开，该源极金属化结构310可以具有与栅极布线330相同的结构和内部配置。源极接触341延伸通过介电结构220中的开口到相邻掩埋电极结构190之间的半导体台面195中的有源晶体管区域中。源极接触341可以具有与图1A的第一栅极接触301和第二栅极接触302相同的结构和内部配置。源极接触341的横向截面形状和尺寸可以不同于栅极接触301、302的横向截面形状和尺寸。源极接触341可以穿过形成于单元区域610的半导体台面195中的第一导电类型的源极区110，并且可以延伸到第二导电类型的体/沟道层115中。可以在源极接触341的掩埋端面处形成重掺杂接触区317。作为在栅极材料的凹陷期间的化学机械抛光期间出现的碟状化的结果，栅极电极150的上边缘可以是凹形的。
[0042]可以使用与用于图1A的第一栅极接触301和第二栅极接触302的接触凹槽的相同光刻掩膜并且与之同期地形成源极接触341的接触凹槽。重掺杂接触区117可以形成用于被露出的栅极接触301、302的接触凹槽，这是因为栅极材料的足够厚的层吸收了注入的杂质并且为第二场电介质162屏蔽注入的杂质。
[0043]栅极接触301、302与栅极电极150之间的总接触区域可以与单个栅极接触相同或更大，使得栅极布线310与栅极电极150之间的接触电阻不增加。
[0044]图2A和图2B涉及其中栅极接触区域610和单元区域620中的平行截面突出到同一平面的组合截面图。
[0045]在图2A中，半导体器件500是垂直IGFET，例如通常意义上的M0SFET，包括具有和不具有金属栅极电极的FET。掩埋电极结构190、源极金属化结构310、栅极布线330和介电结构220本质上可以对应于参照图1A和图1B所述的等同结构。
[0046]指派给同一栅极结构350的两个栅极接触301、302之间的距离可以小于例如不同栅极电极150的两个栅极接触301、302之间距离的至多一半。漂移层120可以包括弱掺杂漂移区121和更重掺杂的场停止区128。第一导电类型的重掺杂接触层130直接邻接具有后侧电极结构320的后侧表面102。
[0047]在所图示的实施例中，第一导电类型是η型，第二导电类型是P型，并且半导体器件500是η沟道沟槽FET，例如功率M0SFET。其它一些实施例可以提供具有P掺杂源极区110、漏极层120和接触层130以及η掺杂体/沟道层115的ρ沟道沟槽FET。
[0048]图2Β的半导体器件500是在漂移层120和后侧电极结构320之间具有第二导电类型的接触层130的IGBT(绝缘栅双极晶体管)，其中接触层130作为集电极层是有效的。取决于第二场电介质162的形成方式,可以或多或少地强调(pronounce)突出部分162a。
[0049]图3A至图3C涉及半导体器件500，其中第一栅极接触301和第二栅极接触302布置在与纵向中心轴(LCA)正交的不同横向平面中，从而导致第一栅极接触301和第二栅极接触302的交错布置。
[0050]具有纵向中心轴(LCA)的条带状掩埋电极结构190沿着通过单元区域610和栅极连接区域620的第一横向方向延伸。在栅极连接区域620中，栅极布线330沿着与第一横向方向相交并例如正交地跨过掩埋电极结构190的第二横向方向延伸。可以在单元区域610中提供源极金属化结构310。
[0051]第一栅极接触301电连接在第一平面中的与第一横向方向正交的第一栅极部分150a，并且第二栅极接触302电连接在第二平面中的与第一横向方向正交的第二栅极部分150b，其中第一平面和第二平面在纵向中心轴(LCA)处彼此间隔开。栅极电极“翅膀”(即第一部分150a和第二部分150b 二者)与栅极布线330电连接。第一栅极接触301和第二栅极接触302可以置于相应掩埋电极结构190的纵向中心轴(LCA)的相对侧上。第一栅极接触301和第二栅极接触302沿着第一横向方向彼此离开一定距离地布置。主表面101下方的栅极接触301、302的掩埋部分与所关注的栅极电极150的纵向中心轴(LCA)具有一定距离。
[0052]对于更多的细节，参照图1A和图1B的描述。
[0053]图4示意性地图示了制造半导体器件的方法。在半导体衬底中提供掩埋电极结构。掩埋电极结构包括栅极电极，该栅极电极具有第一栅极部分和第二栅极部分，所述第一栅极部分在与半导体衬底的主表面平行的纵向中心轴的第一侧上，所述第二栅极部分在纵向中心轴的相对的第二侧上(402)。提供一个或多个第一栅极接触，其中第一栅极接触在与纵向中心轴的一定距离处从由主表面限定的主侧延伸到第一栅极部分中(404)。与第一栅极接触同期地可以通过一个或多个第二栅极接触，该第二栅极接触在与纵向中心轴的一定距离处从由主表面限定的主侧延伸到第二部分中。
[0054]尽管这里已经图示和描述了特定实施例，但本领域普通技术任意将认识到，在不脱离本发明范围的情况下，针对所示和所述的特定实施例可以替代各种各样的备选和/或等同实现方案。本申请旨在于覆盖这里论述的特定实施例的任意修改或变型。因此，本发明旨在于仅受其权利要求和等同方案限制。
【权利要求】
1.一种半导体器件，包括: 栅极电极，掩埋在半导体部分中，所述栅极电极包括第一栅极部分和第二栅极部分，所述第一栅极部分在与所述半导体部分的主表面平行的纵向中心轴的第一侧上，所述第二栅极部分在所述纵向中心轴的相对的第二侧上；以及 至少一个第一栅极接触，从由所述主表面限定的主侧延伸到所述第一栅极部分中。
2.根据权利要求1所述的半导体器件，包括: 至少一个第二栅极接触，从所述主侧延伸到所述第二部分中。
3.根据权利要求2所述的半导体器件，包括: 栅极布线，在所述主侧处电连接到所述第一栅极接触和所述第二栅极接触。
4.根据权利要求3所述的半导体器件，包括: 电介质结构，在所述栅极布线与所述栅极电极之间。
5.根据权利要求2所述的半导体器件，其中 所述第一栅极接触和所述第二栅极接触沿着与所述主表面平行且与所述纵向中心轴正交的横向轴布置。
6.根据权利要求1所述的半导体器件，其中 所述栅极电极包括第三栅极部分，所述第三栅极部分在结构上连接所述第一栅极部分和所述第二栅极部分并且具有比所述第一栅极部分和所述第二栅极部分的垂直扩展更小的、与所述主表面垂直的垂直扩展。
7.根据权利要求1所述的半导体器件，包括: 场电极，与所述栅极电极介电绝缘并被布置在栅极电极的、在所述栅极电极和所述半导体部分的后侧表面之间的横向截面区域的垂直投影中，所述后侧表面和所述主表面彼此平行。
8.根据权利要求2所述的半导体器件，其中 所述第一栅极接触和所述第二栅极接触具有相同的横向截面形状和相同的垂直扩展。
9.根据权利要求1所述的半导体器件，其中 所述栅极电极150的朝向所述主表面的顶表面是凹形的。
10.根据权利要求2所述的半导体器件，包括: 半导体台面中的与掩埋的所述栅极电极邻接的有源晶体管区域，其中栅极电介质将所述栅极电极与所述半导体台面介电绝缘，并且 所述第一接触结构和所述第二接触结构距所述栅极电介质的最小横向距离至少为20nmo
11.根据权利要求2所述的半导体器件，其中 所述第一栅极接触和所述第二栅极接触沿着所述纵向中心轴交替布置。
12.根据权利要求2所述的半导体器件，其中 所述主表面下方的所述第一栅极接触和所述第二栅极接触的分区与所述纵向中心轴间隔开。
13.根据权利要求2所述的半导体器件，其中 所述第一栅极接触和所述第二栅极接触关于所述纵向中心轴镜面对称布置。
14.根据权利要求1所述的半导体器件，其中 两个或更多个第一栅极接触从所述主侧延伸到所述第一部分中。
15.一种制造半导体器件的方法，所述方法包括: 在半导体衬底中提供掩埋电极结构，所述掩埋电极结构包括栅极电极，所述栅极电极包括第一栅极部分和第二栅极部分，所述第一栅极部分在与所述半导体部分的主表面平行的纵向中心轴的第一侧上，所述第二栅极部分在所述纵向中心轴的相对的第二侧上；以及 提供至少第一栅极接触，所述第一栅极接触从由所述主表面限定的主侧延伸到所述第一栅极部分中。
16.根据权利要求15所述的方法，还包括: 与所述至少一个第一栅极接触同时地提供至少一个第二栅极接触，所述第二栅极接触从所述主侧延伸到所述第二栅极部分中。
17.根据权利要求15所述的方法，还包括: 形成对在所述掩埋电极结构之间的半导体台面中形成的杂质区的源极接触，其中使用单一光刻掩膜限定所述源极接触和所述栅极接触的接触凹槽。
18.根据权利要求15所述的方法，还包括: 在所述接触凹槽中提供所述源极接触和所述栅极接触之前，通过所述源极接触和所述栅极接触的接触凹槽的底部区域注入杂质。
19.根据权利要求15所述的方法，还包括: 在提供所述栅极电极之前在所述掩埋电极结构中提供场电极，其中第一场电介质将所述场电极与所述半导体衬底介电绝缘。
20.根据权利要求19所述的方法，还包括: 在提供所述栅极电极之前在所述掩埋电极结构中提供第二场电极，其中使场电极材料的露出的突出部分氧化以形成所述第二场电介质的突出部分，从而从所述场电极侧对所述栅极电极构图。
【文档编号】H01L29/78GK104299987SQ201410334273
【公开日】2015年1月21日 申请日期:2014年7月14日 优先权日:2013年7月15日
【发明者】R·西明耶科, M·胡茨勒, O·布兰科 申请人:英飞凌科技奥地利有限公司