一种无结晶体管的制作方法
【专利摘要】一种无结晶体管，涉及半导体场效应晶体管【技术领域】，采用SiGe作为无结晶体管的材料，Ge的加入能够提高无结晶体管的电子和空穴的迁移率，且器件的源区和漏区与沟道区中的Ge含量有差别，这种源漏异质结的结构能够提高空穴的发射速度和迁移率。
【专利说明】—种无结晶体管
【技术领域】
[0001]本发明涉及半导体场效应晶体管【技术领域】，尤其涉及一种无结晶体管。
【背景技术】
[0002]在摩尔定律的指导下，集成电路半导体器件的尺寸越来越小，但是不能无限缩小，在缩小到一定程度将达到它的物理极限，严重的短沟道效应和栅极泄漏电流将会出现。这对摩尔定律的有效性将是一个挑战。但是人们积极寻找着替代用缩短器件尺寸来提高性能的方法，人们把技术上探索的焦点放到了使用高K材料和探索新型器件结构上，特别是后者，新型的器件结构将是未来半导体器件研究和发展的方向和趋势。硅纳米线晶体管是一种新型器件结构，它是集成电路发展路线图22纳米结束节点下最优希望的竞争者之一。目前国内外初步报道的硅纳米线结构晶体管拥有有益的亚阈值特性、载流子迁移率以及关态特性，能够很好的抑制短沟道效应。较之传统的体硅平面器件，一维准弹道输运的纳米线M0SFET表现出很强的缩小尺寸优势，纳米线晶体管对实现半导体路线图的既定目标将表现出极大的潜力。因为扩大栅包围沟道的面积，从而提高了控制沟道反型电子的能力，减小了M0S器件的短沟道效应，同时避免了缩小器件尺寸中所需要做的栅氧化层厚度的减小，从而也减小了栅极的泄漏电流。
[0003]当M0SFET特征尺寸进入纳米尺度后，载流子迁移率的降低成为限制器件性能的主要因素之一。通过在沟道方向施加应力，或者采用不同的衬底晶向，可以在不改变器件集合尺寸的情况下，显著地增强M0SFET的性能。
[0004]无结晶体管首先由Jean-Pierre Colinge等人于2010年发表在Nature上的文章“Nanowire transistors without junct1ns”提出。它的工作原理在于使用均勻掺杂衬底代替源漏结构，消除了晶体管原有的PN结的结构，减小了工艺复杂度并且提高了晶体管的性能。在这种没有PN结的晶体管中，利用栅的开关作用控制晶体管的导电性达到开关的效果。关断时栅电压小于阈值电压，中间沟道部分被耗尽而关断，器件导通时栅电压大于等于阈值电压，中间沟道部分形成并能导电，如图la-ld所示。
[0005]对于无结晶体管而言，根据文献“Theoryof the Junct1nless Nanowire FET”的报道，纳米线无结晶体管其电子迁移率刚刚超过100Cm2/V.s，仍然远低于一般长沟平面M0SFET的1300 cm2/V.s的电子迁移率。同样的条件下，电子的迁移率接近空穴迁移率的3倍，故一般的无结晶体管和一般长沟平面M0SFET的空穴迁移率分别为33cm2/V.s和433cm2/V.s，前者只是后者的1/10都不到。故此类P型无结晶体管亟待解决迁移率过小的问题，传统的无结晶体管衬底是均匀掺杂而没有源漏的PN结的
[0006]中国专利(
【发明者】顾经纶 申请人:上海华力微电子有限公司