防止发光二极管芯片电极脱落的加工方法及加工设备的制作方法
【专利摘要】本申请公开了防止发光二极管芯片电极脱落的加工方法及加工设备，该方法：利用真空镀膜技术蒸镀第一部分厚度的透明导电层，通过光刻将P焊盘下的ITO去除，该ITO区域直径比P主电极直径小3um-10um；制作发光二极管芯片的P电极与N电极；利用真空镀膜技术蒸镀第二部分厚度的透明导电层，通过光刻将P焊盘下的ITO去除，被去除的ITO区域直径比P主电极直径小3um-10um；第一部分厚度与第二部分厚度相加为透明导电层的标准厚度；进行电极合金形成欧姆接触；对发光二极管芯片进行后处理。在电极形成的前后分两次蒸镀透明导电层，使得电极夹在透明导电层的中间，以便有效的对电极形成保护，防止电极脱落。方法及设备得以结合不同的工艺流程实施，适用性较强。
【专利说明】防止发光二极管芯片电极脱落的加工方法及加工设备
【技术领域】
[0001] 本申请涉及半导体【技术领域】，具体地说，涉及防止发光二极管芯片电极脱落的加 工方法及加工设备。
【背景技术】
[0002] 发光二极管（Light-Emitting Diode，简称LED)是一种将电能转化为光能的半导 体电子器件。其原理可以概括为，当电流流过时，电子与空穴在其内复合而发出单色光。LED 照明已广泛应用于家居、装饰、办公、招牌甚至路灯用途。
[0003] 目前的LED芯片工艺主要有三道光刻工艺、四道光刻工艺和五道光刻工艺。三道 光刻工艺和四道光刻工艺，从流程上来说均是先沉积氧化硅再蒸镀金属电极，所以电极的 表面没有氧化硅的遮盖，所以有一定的概率会出现松动甚至脱落；目前产品电极脱落导致 故障的概率约在2%?3%，这一数量在大批量生产过程中，能够导致较大的经济损失。
[0004] 五道光刻工艺从流程上改为先蒸镀电极再沉积氧化硅。虽然电极表面有氧化硅的 覆盖，但因为电极的最后一层金属是黄金，而黄金与氧化硅的结合不牢固，所以氧化硅很容 易从电极表面脱落。电极脱落的风险依然存在。
[0005] 可见，现有技术存在的缺陷在于，电极表面缺乏有效的保护，导致电极易松动脱 落。
【发明内容】
[0006] 有鉴于此，本申请所要解决的技术问题是提供了防止发光二极管芯片电极脱落的 加工方法及加工设备，通过两次蒸镀透明导电层，使得电极夹在透明导电层当中，从而防止 了电极的脱落。
[0007] 为了解决上述技术问题，本申请有如下技术方案：一种防止发光二极管芯片电极 脱落的加工方法，其特征在于，包括：
[0008] 利用真空镀膜技术蒸镀第一部分厚度的透明导电层，通过光刻将P焊盘下的ΙΤ0 去除，被去除的ΙΤ0区域直径比P主电极直径小3um-10um ;
[0009] 制作发光二极管芯片的P电极与N电极；
[0010] 利用真空镀膜技术蒸镀第二部分厚度的透明导电层，通过光刻将P焊盘下的Ι-- 去除，被去除的ΙΤ0区域直径比P主电极直径小3um-10um ;所述第一部分厚度与第二部分 厚度相加为透明导电层的标准厚度；
[0011] 进行电极合金形成欧姆接触；
[0012] 对所述发光二极管芯片进行后处理。
[0013] 优选地，其中，所述制作发光二极管芯片的P电极与N电极为，利用三道光刻工艺 制作P电极与N电极，具体包括：
[0014] 利用干法刻蚀法去除相应区域的参杂镁和量子阱层，以使该区域内露出参杂硅， 进行透明导电层合金，使透明导电层和掺杂镁之间形成欧姆接触；
[0015] 沉积氧化硅，并在P电极和N电极的位置对氧化硅进行蚀刻；
[0016] 在P电极和N电极的位置进行负胶光刻；并对P电极和N电极的位置沉积电极金 属；
[0017] 再剥离掉除电极以外的多余金属并去胶清洗，形成P电极和N电极。
[0018] 优选地，其中，所述制作发光二极管芯片的P电极与N电极为，利用四道光刻工艺 制作P电极与N电极，具体包括：
[0019] 在蒸镀第一部分厚度的透明导电层之前，预先沉积氧化硅，通过光刻去除部分氧 化硅，保留所述P焊盘下方的部分氧化硅和P电极延长线下的氧化硅形成CBL电流阻挡层， 保留芯片边缘的氧化娃；
[0020] 蒸镀第一部分厚度的透明导电层之后，利用干法刻蚀法去除相应区域的参杂镁和 量子阱层，以使该区域内露出参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间形 成欧姆接触；
[0021] 在P电极和N电极的位置进行负胶光刻；并对P电极和N电极的位置沉积电极金 属；
[0022] 再剥离掉除电极以外的多余金属并去胶清洗，形成P电极和N电极。
[0023] 优选地，其中，所述制作发光二极管芯片的P电极与N电极为，利用五道光刻工艺 制作P电极与N电极，具体包括：
[0024] 在蒸镀第一部分厚度的透明导电层之前，预先沉积氧化硅，通过光刻去除部分氧 化硅，保留所述P焊盘下方的部分氧化硅和P电极延长线下的氧化硅形成CBL电流阻挡层；
[0025] 蒸镀第一部分厚度的透明导电层之后，利用干法刻蚀法去除相应区域的参杂镁和 量子阱层，以使该区域内露出参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间形 成欧姆接触；
[0026] 在P电极和N电极的位置进行负胶光刻；并对P电极和N电极的位置沉积电极金 属；
[0027] 再剥离掉除电极以外的多余金属并去胶清洗，形成P电极和N电极；
[0028] 重复沉积氧化硅,利用光刻去除P电极和N电极上方的氧化硅，以使金属焊盘露 出。
[0029] 优选地，其中，所述对所述发光二极管芯片进行后处理具体为：
[0030] 将芯片背面研磨抛光；
[0031] 在芯片背面制作DBR反射层或0DR反射层；
[0032] 将芯片切割裂片成单个的芯粒；
[0033] 将芯片点测分Bin入库。
[0034] 优选地，其中，所述第一部分厚度与第二部分厚度相加为透明导电层的标准厚度 具体为：
[0035] 所述第一部分厚度为透明导电层的标准厚度的三分之二；
[0036] 所述第二部分厚度为透明导电层的标准厚度的三分之一。
[0037] 为了解决上述技术问题，本申请还有如下技术方案：一种防止发光二极管芯片电 极脱落的加工设备，其特征在于，包括：
[0038] 真空镀膜模块，用于利用真空镀膜技术蒸镀第一部分厚度的透明导电层，并在制 作发光二极管芯片的P电极与N电极后，利用真空镀膜技术蒸镀第二部分厚度的透明导电 层；所述第一部分厚度与第二部分厚度相加为透明导电层的标准厚度；
[0039] 电极制作模块，用于制作发光二极管芯片的P电极与N电极；并在蒸镀第二部分厚 度的透明导电层后，进行电极合金形成欧姆接触；
[0040] 后处理模块，用于对所述发光二极管芯片进行后处理。
[0041] 优选地，其中，当电极制作模块基于三道光刻工艺，则所述电极制作模块包括：
[0042] 第一光刻单元，用于利用干法刻蚀法去除相应区域的参杂镁和量子阱层，以使该 区域内露出参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间形成欧姆接触；在沉 积氧化硅之后，在P电极和N电极的位置对氧化硅进行蚀刻；在P电极和N电极的位置进行 负胶光刻；
[0043] 第一氧化硅沉积单元，用于沉积氧化硅；
[0044] 第一金属沉积单兀，用于对P电极和N电极的位置沉积电极金属；对P电极和N电 极的位置进行去胶清洗，形成P电极和N电极。
[0045] 优选地，其中，当电极制作模块基于四道光刻工艺，则所述电极制作模块包括：
[0046] 第二光刻单元，用于在预先沉积氧化硅后，通过光刻去除部分氧化硅，保留P焊盘 下方的部分氧化硅和P电极延长线下的氧化硅形成CBL电流阻挡层，保留芯片边缘的氧化 硅；蒸镀第一部分厚度的透明导电层之后，利用干法刻蚀法去除相应区域的参杂镁和量子 阱层，以使该区域内露出参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间形成欧 姆接触；在P电极和N电极的位置进行负胶光刻；
[0047] 第二氧化硅沉积单元，用于在蒸镀第一部分厚度的透明导电层之前，预先沉积氧 化硅；
[0048] 第二金属沉积单元，用于对P电极和N电极的位置沉积电极金属；对P电极和N电 极的位置进行去胶清洗，形成P电极和N电极。
[0049] 优选地，其中，当电极制作模块基于五道光刻工艺，则所述电极制作模块包括：
[0050] 第三光刻单元，用于在预先沉积氧化硅后，通过光刻去除部分氧化硅，保留所述P 焊盘下方的部分氧化硅和P电极延长线下的氧化硅形成CBL电流阻挡层；蒸镀第一部分厚 度的透明导电层之后，利用干法刻蚀法去除相应区域的参杂镁和量子阱层，以使该区域内 露出参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间形成欧姆接触；在P电极和 N电极的位置进行负胶光刻；重复沉积氧化硅后，利用光刻去除P电极和N电极上方的氧化 硅；
[0051] 第三氧化硅沉积单元，用于在蒸镀第一部分厚度的透明导电层之前，预先沉积氧 化硅；形成P电极和N电极之后重复沉积氧化硅；
[0052] 第三金属沉积单元，用于对P电极和N电极的位置沉积电极金属；再剥离掉除电极 以外的多余金属并去胶清洗，形成P电极和N电极。
[0053] 优选地，其中，所述后处理模块包括：
[0054] 研磨抛光单元，用于将芯片背面研磨抛光；
[0055] 反射层单元，用于在芯片背面制作DBR反射层或0DR反射层；
[0056] 切割单元，用于将芯片切割裂片成单个的芯粒；
[0057] 入库单元，用于将芯片点测分Bin入库。
[0058] 优选地，其中，所述第一部分厚度与第二部分厚度相加为透明导电层的标准厚度 具体为：
[0059] 所述第一部分厚度为透明导电层的标准厚度的三分之二；
[0060] 所述第二部分厚度为透明导电层的标准厚度的三分之一。
[0061] 与现有技术相比，本申请所述的方法和系统，达到了如下效果：
[0062] (1)在电极形成的前后分两次蒸镀透明导电层，使得电极夹在透明导电层的中间， 以便有效的对电极形成保护，防止电极脱落。
[0063] (2)所述方法及设备得以结合不同的工艺流程实施，适用性较强。
[0064] 当然，实施本申请的任一产品必不一定需要同时达到以上所述的所有技术效果。
【专利附图】
【附图说明】
[0065] 此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申 请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0066] 图1为现有技术三道光刻工艺流程图；
[0067] 图2为本申请实施例所述方法流程图；
[0068] 图3为本申请实施例中基于三道光刻工艺制作电极流程图；
[0069] 图4为本申请实施例中基于四道光刻工艺制作电极流程图；
[0070] 图5为本申请实施例中基于五道光刻工艺制作电极流程图；
[0071] 图6为本申请实施例所述设备结构示意图。
【具体实施方式】
[0072] 如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员 应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以 名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在 通篇说明书及权利要求当中所提及的"包含"为一开放式用语，故应解释成"包含但不限定 于"。"大致"是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述 技术问题，基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式，然所述 描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围 当视所附权利要求所界定者为准。
[0073] 无论是三道光刻工艺、四道光刻工艺和五道光刻工，都是现有技术中常规使用的 LED芯片制作工艺。下面以三道光刻工艺为例，简单的介绍其工艺流程，参见图1所示：
[0074] 步骤a、利用真空镀膜技术蒸镀透明导电层，通过光刻将P焊盘（即P主电极）下 的ΙΤ0去除，被去除的ΙΤ0区域直径比P主电极直径小3um-10um。
[0075] 步骤b、利用干法刻蚀法去除相应区域的参杂镁和量子阱层，以使该区域内露出参 杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间形成良好的欧姆接触。
[0076] 步骤c、沉积氧化娃，并在P电极和N电极的位置对氧化硅进行蚀刻。
[0077] 步骤d、在P电极和N电极的位置进行负胶光刻；并对P电极和N电极的位置沉积 电极金属。再剥离掉除电极以外的多余金属并去胶清洗，形成P电极和N电极。
[0078] 步骤e、进行电极合金形成欧姆接触。
[0079] 步骤f、对所述发光二极管芯片进行后处理。
[0080] 以上步骤b?步骤d是P电极和N电极的形成过程，当电极制作完成后，对电极进 行电极合金形成欧姆接触，最终进行后处理步骤。
[0081] 所述后处理步骤可包括：将芯片背面研磨抛光；在芯片背面制作DBR反射层或0DR 反射层；将芯片切割裂片成单个的芯粒；将芯片点测分Bin入库。
[0082] 还需要说明的是，步骤a?步骤f的书写顺序，并不一定意味着工艺必然的执行顺 序，例如步骤a和步骤b在生产过程中，往往可以调换；可以认为步骤的顺序对于现有技术 乃至后续本申请所阐述方法都不存在必然的限定。
[0083] 四道光刻工艺的流程与三道光刻工艺比较类似，在此不作赘述。三道光刻工艺和 四道光刻工艺，从流程上来说均是先沉积氧化硅再蒸镀金属电极，所以电极的表面没有氧 化硅的遮盖，缺乏保护，所以电极脱落的概率高。
[0084] 五道光刻工艺与三道光刻工艺的重要区别在于，进行电极合金形成欧姆接触后， 还需重复对电极沉积氧化硅，再去除P电极和N电极上方的氧化硅，以使金属焊盘露出，剩 余的氧化硅能够形成保护层。但是所述氧化硅保护层很不牢固，所以依然存在电极脱落的 风险。
[0085] 参见图2所示，为本申请实施例所述防止发光二极管芯片电极脱落的加工方法的 具体实施例。本实施例中将在电极形成的前后分两次蒸镀透明导电层，使得电极夹在透明 导电层的中间，以便有效的对电极形成保护，防止电极脱落。本实施例中所述方法包括：
[0086] 步骤201、利用真空镀膜技术蒸镀第一部分厚度的透明导电层。
[0087] 不同于现有技术的是，本实施例中所述透明导电层的蒸镀将分两次进行，所以在 本步骤中仅蒸镀第一部分厚度的透明导电层。也就是说经过本步骤中的蒸镀，透明导电层 的厚度仅仅达到了一部分，未达到标准厚度或者说未达到设计的厚度。
[0088] 步骤202、制作发光二极管芯片的P电极与N电极。
[0089] 本实施例中，制作发光二极管芯片的P电极和N电极的方法，可以基于三道光刻工 艺、四道光刻工艺和五道光刻工艺；三种工艺制作P电极和N电极的流程有所不用，在本步 骤中不作具体的限定。总之，基于以上三种工艺制作P电极和N电极的方案，均可以结合在 本实施例的整体技术方案之下。
[0090] 需要说明的是，本步骤中由于透明导电层的蒸镀没有最终完成，所以在形成P电 极和N电极之后，暂时不进行电极合金形成欧姆接触。
[0091] 步骤203、利用真空镀膜技术蒸镀第二部分厚度的透明导电层。
[0092] 本步骤中，将完成透明导电层的蒸镀。也就是说，所述第一部分厚度与第二部分厚 度相加为透明导电层的标准厚度；通过电极形成前后的两次蒸镀，使得透明导电层的厚度 恰好达到了标准厚度；所述标准厚度的具体数值可视具体的设计情况而定。
[0093] 并且，第二次透明导电层的蒸镀位于电极形成之后，恰好可以使得电极夹在两次 蒸镀的透明导电层之间，使得透明导电层对电极形成了有效的保护，本实施例借此得以有 效的防止电极脱落。
[0094] 本实施例中优选的，令第一部分厚度为透明导电层的标准厚度的三分之二；令第 二部分厚度为透明导电层的标准厚度的三分之一。
[0095] 步骤204、进行电极合金形成欧姆接触。
[0096] 本实施例中，在透明导电层蒸镀完成之后，进行电极合金形成欧姆接触。
[0097] 步骤205、对所述发光二极管芯片进行后处理。
[0098] 本实施例中所述后处理可参考前述。
[0099] 通过以上技术方案可知，本实施例存在的有益效果是：在电极形成的前后分两次 蒸镀透明导电层，使得电极夹在透明导电层的中间，以便有效的对电极形成保护，防止电极 脱落。
[0100] 图2所示实施例为本申请所述方法的一个基础实施例，本实施例将在图2所示实 施例的基础之上，结合三种不同工艺，更为详细的阐述P电极和N电极的制作过程。具体如 下：
[0101] 当利用三道光刻工艺制作P电极与N电极，则参照图3所示，前述步骤202可做如 下具体描述：
[0102] 步骤301、利用干法刻蚀法去除相应区域的参杂镁和量子阱层，以使该区域内露出 参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间形成良好的欧姆接触。
[0103] 步骤302、沉积氧化硅，并在P电极和N电极的位置对氧化硅进行蚀刻。
[0104] 步骤303、在P电极和N电极的位置进行负胶光刻；并对P电极和N电极的位置沉 积电极金属。
[0105] 步骤304、再剥离掉除电极以外的多余金属并去胶清洗，形成P电极和N电极。
[0106] 当利用四道光刻工艺制作P电极与N电极，则参照图4所示，前述步骤202可做如 下具体描述：
[0107] 步骤401、在蒸镀第一部分厚度的透明导电层之前，预先沉积氧化硅，通过光刻去 除部分氧化硅，保留P焊盘下方的部分氧化硅和P电极延长线下的氧化硅形成CBL电流阻 挡层，保留芯片边缘的氧化硅起保护作用。
[0108] 步骤402、蒸镀第一部分厚度的透明导电层之后，通过光刻将P焊盘下的ΙΤ0去除， 被去除的ΙΤ0区域直径比P主电极直径小3um-10um。利用干法刻蚀法去除相应区域的参杂 镁和量子阱层，以使该区域内露出参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之 间形成良好的欧姆接触。
[0109] 步骤403、在P电极和N电极的位置进行负胶光刻；并对P电极和N电极的位置沉 积电极金属。
[0110] 步骤404、再剥离掉除电极以外的多余金属并去胶清洗，形成P电极和N电极。
[0111] 当利用五道光刻工艺制作P电极与N电极，则参照图4所示，前述步骤202可做如 下具体描述：
[0112] 步骤501、在蒸镀第一部分厚度的透明导电层之前，预先沉积氧化硅，通过光刻去 除部分氧化硅，保留P焊盘下方的部分氧化硅和P电极延长线下的氧化硅形成CBL (current blocking layer)电流阻挡层。
[0113] 步骤502、蒸镀第一部分厚度的透明导电层之后，通过光刻将P焊盘下的ΙΤ0去除， 被去除的ΙΤ0区域直径比P主电极直径小3um-10um。利用干法刻蚀法去除相应区域的参杂 镁和量子阱层，以使该区域内露出参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之 间形成良好的欧姆接触。
[0114] 步骤503、在P电极和N电极的位置进行负胶光刻；并对P电极和N电极的位置沉 积电极金属。
[0115] 步骤504、再剥离掉除电极以外的多余金属并去胶清洗，形成P电极和N电极。
[0116] 步骤505、重复沉积氧化娃,利用光刻去除P电极和N电极上方的氧化娃，以使金属 焊盘露出。
[0117] 本实施例中仅对前述实施例中的步骤202进行了进一步的描述，其余步骤同前述 实施例完全一致，不再重复叙述。通过本实施例可知，以上三种工艺均可以结合到本实施例 所述方法的整体技术方案之下；本实施例存在的有益效果是：所述方法得以结合不同的工 艺流程实施，适用性较强。
[0118] 参见图6所示，为本申请所述防止LED芯片电极脱落的加工设备，本实施例中所述 设备用于实现前述实施例中所述方法，其技术方案本质上与前述方法实施例相同，前述实 施例中相应描述，同样适用于本实施例当中。具体包括：
[0119] 真空镀膜模块601，用于利用真空镀膜技术蒸镀第一部分厚度的透明导电层，并在 制作发光二极管芯片的P电极与N电极后，利用真空镀膜技术蒸镀第二部分厚度的透明导 电层；所述第一部分厚度与第二部分厚度相加为透明导电层的标准厚度。
[0120] 优选的，所述第一部分厚度为透明导电层的标准厚度的三分之二；所述第二部分 厚度为透明导电层的标准厚度的三分之一。
[0121] 电极制作模块602,用于制作发光二极管芯片的P电极与N电极；并在蒸镀第二部 分厚度的透明导电层后，进行电极合金形成欧姆接触。
[0122] 当电极制作模块基于三道光刻工艺，则所述电极制作模块602包括：
[0123] 第一光刻单元，用于利用干法刻蚀法去除相应区域的参杂镁和量子阱层，以使该 区域内露出参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间形成良好的欧姆接 触；在沉积氧化硅之后，在P电极和N电极的位置对氧化硅进行蚀刻；在P电极和N电极的 位置进行负胶光刻；
[0124] 第一氧化硅沉积单元，用于沉积氧化硅；
[0125] 第一金属沉积单元，用于对P电极和N电极的位置沉积电极金属；再剥离掉除电极 以外的多余金属并去胶清洗，形成P电极和N电极。
[0126] 当电极制作模块基于四道光刻工艺，则所述电极制作模块602包括：
[0127] 第二光刻单元，用于在预先沉积氧化硅后，通过光刻去除部分氧化硅，保留P焊盘 下方的部分氧化硅和P电极延长线下的氧化硅形成CBL电流阻挡层，保留芯片边缘的氧化 硅起保护作用；蒸镀第一部分厚度的透明导电层之后，通过光刻将P焊盘下的ΙΤ0去除，被 去除的ΙΤ0区域直径比P主电极直径小3um-10um。利用干法刻蚀法去除相应区域的参杂镁 和量子阱层，以使该区域内露出参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间 形成良好的欧姆接触；在P电极和N电极的位置进行负胶光刻；
[0128] 第二氧化硅沉积单元，用于在蒸镀第一部分厚度的透明导电层之前，预先沉积氧 化硅；
[0129] 第二金属沉积单元，用于对P电极和N电极的位置沉积电极金属；再剥离掉除电极 以外的多余金属并去胶清洗，形成P电极和N电极。
[0130] 当电极制作模块基于五道光刻工艺，则所述电极制作模块602包括：
[0131] 第三光刻单元，用于在预先沉积氧化硅后，通过光刻去除部分氧化硅，保留P焊盘 下方的部分氧化硅和P电极延长线下的氧化硅形成CBL电流阻挡层；蒸镀第一部分厚度的 透明导电层之后，通过光刻将P焊盘下的ITO去除，被去除的ITO区域直径比P主电极直径 小3um-10um。利用干法刻蚀法去除相应区域的参杂镁和量子阱层，以使该区域内露出参杂 硅，进行透明导电层合金，使透明导电层和掺杂镁之间形成良好的欧姆接触；在P电极和N 电极的位置进行负胶光刻；重复沉积氧化硅后，利用光刻去除P电极和N电极上方的氧化 硅；
[0132] 第三氧化硅沉积单元，用于在蒸镀第一部分厚度的透明导电层之前，预先沉积氧 化硅；形成P电极和N电极之后重复沉积氧化硅；
[0133] 第三金属沉积单元，用于对P电极和N电极的位置沉积电极金属；再剥离掉除电极 以外的多余金属并去胶清洗，形成P电极和N电极。
[0134] 后处理模块603,用于对所述发光二极管芯片进行后处理。
[0135] 所述后处理模块603包括：
[0136] 研磨抛光单元，用于将芯片背面研磨抛光；
[0137] 反射层单元，用于在芯片背面制作DBR反射层或0DR反射层；
[0138] 切割单元，用于将芯片切割裂片成单个的芯粒；
[0139] 入库单元，用于将芯片点测分Bin入库。
[0140] 通过以上技术方案可知，本实施例存在的有益效果是：在电极形成的前后分两次 蒸镀透明导电层，使得电极夹在透明导电层的中间，以便有效的对电极形成保护，防止电极 脱落；所述设备得以结合不同的工艺流程实施，适用性较强。
[0141] 通过以上实施例可见，本申请存在的有益效果是：
[0142] (1)在电极形成的前后分两次蒸镀透明导电层，使得电极夹在透明导电层的中间， 以便有效的对电极形成保护，防止电极脱落。
[0143] (2)所述方法及设备得以结合不同的工艺流程实施，适用性较强。
[0144] 本领域内的技术人员应明白，本申请的实施例可提供为方法、装置、或计算机程序 产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实 施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机 可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产 品的形式。
[0145] 上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请 并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、 修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识 进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申 请所附权利要求的保护范围内。
【权利要求】
1. 一种防止发光二极管芯片电极脱落的加工方法，其特征在于，包括： 利用真空镀膜技术蒸镀第一部分厚度的透明导电层，通过光刻将P焊盘下的ITO去除， 被去除的ITO区域直径比P主电极直径小3um-10um ; 制作发光二极管芯片的P电极与N电极； 利用真空镀膜技术蒸镀第二部分厚度的透明导电层，通过光刻将P焊盘下的ITO去除， 被去除的ITO区域直径比P主电极直径小3um-10um ;所述第一部分厚度与第二部分厚度相 加为透明导电层的标准厚度； 进行电极合金形成欧姆接触； 对所述发光二极管芯片进行后处理。
2. 根据权利要求1所述防止发光二极管芯片电极脱落的加工方法，其特征在于，所述 制作发光二极管芯片的P电极与N电极为，利用三道光刻工艺制作P电极与N电极，具体包 括： 利用干法刻蚀法去除相应区域的参杂镁和量子阱层，以使该区域内露出参杂硅，进行 透明导电层合金，使透明导电层和掺杂镁之间形成欧姆接触； 沉积氧化硅，并在P电极和N电极的位置对氧化硅进行蚀刻； 在P电极和N电极的位置进行负胶光刻；并对P电极和N电极的位置沉积电极金属； 再剥离掉除电极以外的多余金属并去胶清洗，形成P电极和N电极。
3. 根据权利要求1所述防止发光二极管芯片电极脱落的加工方法，其特征在于，所述 制作发光二极管芯片的P电极与N电极为，利用四道光刻工艺制作P电极与N电极，具体包 括： 在蒸镀第一部分厚度的透明导电层之前，预先沉积氧化硅，通过光刻去除部分氧化硅， 保留所述P焊盘下方的部分氧化硅和P电极延长线下的氧化硅形成CBL电流阻挡层，保留 芯片边缘的氧化硅； 蒸镀第一部分厚度的透明导电层之后，利用干法刻蚀法去除相应区域的参杂镁和量子 阱层，以使该区域内露出参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间形成欧 姆接触； 在P电极和N电极的位置进行负胶光刻；并对P电极和N电极的位置沉积电极金属； 再剥离掉除电极以外的多余金属并去胶清洗，形成P电极和N电极。
4. 根据权利要求1所述防止发光二极管芯片电极脱落的加工方法，其特征在于，所述 制作发光二极管芯片的P电极与N电极为，利用五道光刻工艺制作P电极与N电极，具体包 括： 在蒸镀第一部分厚度的透明导电层之前，预先沉积氧化硅，通过光刻去除部分氧化硅， 保留所述P焊盘下方的部分氧化硅和P电极延长线下的氧化硅形成CBL电流阻挡层； 蒸镀第一部分厚度的透明导电层之后，利用干法刻蚀法去除相应区域的参杂镁和量子 阱层，以使该区域内露出参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间形成欧 姆接触； 在P电极和N电极的位置进行负胶光刻；并对P电极和N电极的位置沉积电极金属； 再剥离掉除电极以外的多余金属并去胶清洗，形成P电极和N电极； 重复沉积氧化硅，利用光刻去除P电极和N电极上方的氧化硅，以使金属焊盘露出。
5. 根据权利要求1?4任意一项所述防止发光二极管芯片电极脱落的加工方法，其特 征在于，所述对所述发光二极管芯片进行后处理具体为： 将芯片背面研磨抛光； 在芯片背面制作DBR反射层或ODR反射层； 将芯片切割裂片成单个的芯粒； 将芯片点测分Bin入库。
6. 根据权利要求根据权利要求1?4任意一项所述防止发光二极管芯片电极脱落的加 工方法，其特征在于，所述第一部分厚度与第二部分厚度相加为透明导电层的标准厚度具 体为： 所述第一部分厚度为透明导电层的标准厚度的三分之二； 所述第二部分厚度为透明导电层的标准厚度的三分之一。
7. -种防止发光二极管芯片电极脱落的加工设备，其特征在于，包括： 真空镀膜模块，用于利用真空镀膜技术蒸镀第一部分厚度的透明导电层，并在制作发 光二极管芯片的P电极与N电极后，利用真空镀膜技术蒸镀第二部分厚度的透明导电层；所 述第一部分厚度与第二部分厚度相加为透明导电层的标准厚度； 电极制作模块，用于制作发光二极管芯片的P电极与N电极；并在蒸镀第二部分厚度的 透明导电层后，进行电极合金形成欧姆接触； 后处理模块，用于对所述发光二极管芯片进行后处理。
8. 根据权利要求1所述防止发光二极管芯片电极脱落的加工设备，其特征在于，当电 极制作模块基于三道光刻工艺，则所述电极制作模块包括： 第一光刻单元，用于利用干法刻蚀法去除相应区域的参杂镁和量子阱层，以使该区域 内露出参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间形成欧姆接触；在沉积氧 化硅之后，在P电极和N电极的位置对氧化硅进行蚀刻；在P电极和N电极的位置进行负胶 光刻； 第一氧化硅沉积单元，用于沉积氧化硅； 第一金属沉积单兀，用于对P电极和N电极的位置沉积电极金属；对P电极和N电极的 位置进行去胶清洗，形成P电极和N电极。
9. 根据权利要求1所述防止发光二极管芯片电极脱落的加工设备，其特征在于，当电 极制作模块基于四道光刻工艺，则所述电极制作模块包括： 第二光刻单元，用于在预先沉积氧化硅后，通过光刻去除部分氧化硅，保留P焊盘下方 的部分氧化硅和P电极延长线下的氧化硅形成CBL电流阻挡层，保留芯片边缘的氧化硅；蒸 镀第一部分厚度的透明导电层之后，利用干法刻蚀法去除相应区域的参杂镁和量子阱层， 以使该区域内露出参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间形成欧姆接 触；在P电极和N电极的位置进行负胶光刻； 第二氧化硅沉积单元，用于在蒸镀第一部分厚度的透明导电层之前，预先沉积氧化 硅； 第二金属沉积单兀，用于对P电极和N电极的位置沉积电极金属；对P电极和N电极的 位置进行去胶清洗，形成P电极和N电极。
10. 根据权利要求1所述防止发光二极管芯片电极脱落的加工设备，其特征在于，当电 极制作模块基于五道光刻工艺，则所述电极制作模块包括： 第三光刻单元，用于在预先沉积氧化硅后，通过光刻去除部分氧化硅，保留所述P焊盘 下方的部分氧化硅和P电极延长线下的氧化硅形成CBL电流阻挡层；蒸镀第一部分厚度的 透明导电层之后，利用干法刻蚀法去除相应区域的参杂镁和量子阱层，以使该区域内露出 参杂硅，进行透明导电层合金，使透明导电层和掺杂镁之间形成欧姆接触；在P电极和N电 极的位置进行负胶光刻；重复沉积氧化硅后，利用光刻去除P电极和N电极上方的氧化硅； 第三氧化硅沉积单元，用于在蒸镀第一部分厚度的透明导电层之前，预先沉积氧化硅； 形成P电极和N电极之后重复沉积氧化硅； 第三金属沉积单元，用于对P电极和N电极的位置沉积电极金属；再剥离掉除电极以外 的多余金属并去胶清洗，形成P电极和N电极。
11. 根据权利要求7?10任意一项所述防止发光二极管芯片电极脱落的加工设备，其 特征在于，所述后处理模块包括： 研磨抛光单元，用于将芯片背面研磨抛光； 反射层单元，用于在芯片背面制作DBR反射层或ODR反射层； 切割单元，用于将芯片切割裂片成单个的芯粒； 入库单元，用于将芯片点测分Bin入库。
12. 根据权利要求7?10任意一项所述防止发光二极管芯片电极脱落的加工设备，其 特征在于，所述第一部分厚度与第二部分厚度相加为透明导电层的标准厚度具体为： 所述第一部分厚度为透明导电层的标准厚度的三分之二； 所述第二部分厚度为透明导电层的标准厚度的三分之一。
【文档编号】H01L33/00GK104103728SQ201410382458
【公开日】2014年10月15日 申请日期:2014年8月6日 优先权日:2014年8月6日
【发明者】胡弃疾, 苗振林, 汪延明 申请人:湘能华磊光电股份有限公司