高压led芯片及其制备方法

高压led芯片及其制备方法
【专利摘要】本发明公开了一种高压LED芯片及其制备方法，高压LED芯片包括衬底、位于衬底上的GaN外延层、及位于外延层上的透明导电层、P电极及N电极，所述GaN外延层包括P型GaN外延层、发光层、及N型GaN外延层，P电极位于透明导电层上且通过透明导电层与P型GaN外延层电性连接，N型GaN外延层上设有N型半导体台面，N电极位于N型半导体台面上，所述GaN外延层之间通过离子注入形成有一个或多个绝缘的离子注入区，离子注入区上方形成有金线，所述GaN外延层和透明导电层通过金线电性导通。本发明不存在刻蚀不净造成的正向电压低的问题，同时能够有效减少桥接处的断金导致的芯片不良，且本发明LED芯片出光面积大，发光效率高。
【专利说明】高压LED芯片及其制备方法

【技术领域】
[0001]本发明涉及半导体发光器件【技术领域】，特别是涉及一种高压LED芯片及其制备方法。

【背景技术】
[0002]发光二极管(Light-Emitting D1de, LED)是一种能发光的半导体电子元件。这种电子元件早在1962年出现，早期只能发出低光度的红光，之后发展出其他单色光的版本，时至今日能发出的光已遍及可见光、红外线及紫外线，光度也提高到相当的光度。而用途也由初时作为指示灯、显示板等；随着技术的不断进步，发光二极管已被广泛的应用于显示器、电视机采光装饰和照明。
[0003]然而，随着LED开始取代传统的白炽灯和荧光灯照明，由于照明供电为220V，而普通LED照明芯片的电压为3?4V，因此降压损耗较大。为解决低压芯片问题，现有技术提出了一种高压LED芯片。
[0004]参图1所示，其包括衬底I’、GaN外延层2’、透明导电层3’、P电极4’、及N电极5’，GaN外延层2’之间刻蚀有6-8um的沟槽6’，沟槽6’之间形成有连接两个芯片的金线7’。然而，现有技术中的工艺会有沟槽区域刻蚀不净的影响；同时，由于沟槽的存在，金线需弯曲设置，存在断线的风险。
[0005]因此，针对上述技术问题，有必要提供一种新的高压LED芯片及其制备方法。


【发明内容】

[0006]有鉴于此，本发明的目的在于提供一种高压LED芯片及其制备方法，其能够有效减少桥接处的断金导致的芯片不良。
[0007]为了实现上述目的，本发明实施例提供的技术方案如下:
[0008]—种高压LED芯片,其包括衬底、位于衬底上的GaN外延层、及位于外延层上的透明导电层、P电极及N电极，所述GaN外延层包括P型GaN外延层、发光层、及N型GaN外延层，P电极位于透明导电层上且通过透明导电层与P型GaN外延层电性连接，N型GaN外延层上设有N型半导体台面，N电极位于N型半导体台面上，所述GaN外延层之间通过离子注入形成有一个或多个绝缘的离子注入区，离子注入区上方形成有金线，所述GaN外延层和透明导电层通过金线电性导通。
[0009]作为本发明的进一步改进，所述离子注入区设置为一个，离子注入区将GaN外延层分隔成第一 GaN外延层和第二 GaN外延层。
[0010]作为本发明的进一步改进，，所述第一 GaN外延层和第二 GaN外延层上分别设置有第一透明导电层和第二透明导电层，第一透明导电层上设置有P电极，第二透明导电层旁侧N型半导体台面上设置有N电极。
[0011]作为本发明的进一步改进，所述第一透明导电层与第二透明导电层旁侧的N型半导体台面通过金线电性导通。
[0012]作为本发明的进一步改进，所述透明导电层下方还设置有电流阻挡层。
[0013]相应地，一种高压LED芯片的制备方法，所述方法包括:
[0014]S1、提供一衬底，在衬底上生长GaN外延层，GaN外延层包括P型GaN外延层、发光层、及N型GaN外延层；
[0015]S2、在GaN外延层形成Mesa图形,将Mesa图形外的区域刻蚀至N型GaN外延层，形成N型半导体台面；
[0016]S3、通过掩膜版对GaN外延层进行离子注入，形成一个或多个绝缘的离子注入区；
[0017]S4、在GaN外延层上形成透明导电层；
[0018]S5、在透明导电层上形成P电极，在N型半导体台面上形成N电极；
[0019]S6、在离子注入区上方形成金线，GaN外延层和透明导电层通过金线电性导通。
[0020]作为本发明的进一步改进，所述步骤S3中掩膜版为S12或SiNx掩膜版，离子注入的离子为Si或B离子。
[0021]作为本发明的进一步改进，所述步骤S5之前还包括:
[0022]采用PECVD进行S12沉积，再通过光刻、刻蚀得到电流阻挡层。
[0023]作为本发明的进一步改进，所述S4具体为:
[0024]采用电子束蒸发或磁控溅射沉积ITO薄膜，再通过光刻、刻蚀得到透明导电层。
[0025]与现有技术相比，本发明具有以下有益效果:
[0026]本发明不需要刻蚀沟槽，解决了刻蚀不净造成的正向电压低的问题；
[0027]高压LED芯片内部无沟槽，通过离子注入形成绝缘的离子注入区，GaN外延层没有陡直的坡，有效减少桥接处的断金导致的芯片不良。

【专利附图】

【附图说明】
[0028]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0029]图1为现有技术中闻压LED芯片的结构不意图；
[0030]图2为本发明一【具体实施方式】中高压LED芯片的结构示意图；
[0031]图3为本发明一【具体实施方式】中高压LED芯片的制备方法流程图。

【具体实施方式】
[0032]为了使本【技术领域】的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
[0033]此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
[0034]本发明公开了一种高压LED芯片，其包括衬底、位于衬底上的GaN外延层、及位于外延层上的透明导电层、P电极及N电极，GaN外延层包括P型GaN外延层、发光层、及N型GaN外延层，P电极位于透明导电层上且通过透明导电层与P型GaN外延层电性连接，N型GaN外延层上设有N型半导体台面，N电极位于N型半导体台面上，GaN外延层之间通过离子注入形成有一个或多个绝缘的离子注入区，离子注入区上方形成有金线，GaN外延层和透明导电层通过金线电性导通。
[0035]相应地，本发明还公开了一种高压LED芯片的制备方法，包括:
[0036]S1、提供一衬底，在衬底上生长GaN外延层，GaN外延层包括P型GaN外延层、发光层、及N型GaN外延层；
[0037]S2、在GaN外延层形成Mesa图形,将Mesa图形外的区域刻蚀至N型GaN外延层，形成N型半导体台面；
[0038]S3、通过掩膜版对GaN外延层进行离子注入，形成一个或多个绝缘的离子注入区；
[0039]S4、在GaN外延层上形成透明导电层；
[0040]S5、在透明导电层上形成P电极，在N型半导体台面上形成N电极；
[0041]S6、在离子注入区上方形成金线，GaN外延层和透明导电层通过金线电性导通。
[0042]参图2所示，在本发明的一【具体实施方式】中，高压LED芯片包括:
[0043]衬底1，衬底可以是蓝宝石、S1、SiC、GaN、ZnO等，本发明中采用蓝宝石衬底进行举例说明。
[0044]GaN外延层2，GaN外延层包括P型GaN外延层、发光层、及N型GaN外延层，N型GaN外延层上通过刻蚀形成有N型半导体台面，N型半导体台面用于生长N电极。本实施方式中的半导体材料采用GaN，在其他实施方式中也可以采用其他半导体材料。
[0045]GaN外延层2之间通过离子注入形成有一个或多个绝缘的离子注入区21，如在本实施方式中，GaN外延层中形成有一个绝缘的离子注入区，离子注入区通过Si02、SiNx掩膜版对GaN外延层进行Si或B离子注入形成。离子注入区21将GaN外延层2分为第一 GaN外延层22和第二 GaN外延层23，第一 GaN外延层22和第二 GaN外延层23分别为单独的芯片单元。
[0046]透明导电层3，包括位于第一 GaN外延层22上的第一透明导电层32、和位于第二GaN外延层23上的第二透明导电层33，透明导电层可以是ΙΤΟ、ΖΙΤΟ、Z1、G10、ΖΤ0, FT0、AZO、GZO、In4Sn3O12、NiAu 等。
[0047]进一步地，透明导电层3下方还可设有电流阻挡层(未图示)，电流阻挡层位于P电极的下方，电流阻挡层可以为Si02、Si3N4, S1xNy等。
[0048]P电极4和N电极5, P电极通过第一透明导电层与第一 GaN外延层中的P型GaN外延层电性连接，N电极位于N型半导体台面上且与第二 GaN外延层中的N型GaN外延层电性连接。
[0049]金线6，金线6位于离子注入区21上方，且第一透明导电层32与第二 GaN外延层23上的N型半导体台面通过金线电性导通。
[0050]相应地,参图3所示,本实施方式中高压LED芯片的制备方法包括以下步骤:
[0051]S1、提供一衬底，衬底可以是蓝宝石、S1、SiC, GaN、ZnO等，通过MOCVD (Metal-organic Chemical Vapor Deposit1n,金属有机化合物化学气相沉积)的方法在衬底上生长GaN外延层，GaN外延层包括P型GaN外延层、发光层、及N型GaN外延层；
[0052]S2、芯片正常MESA制作，在GaN外延层形成Mesa图形，将Mesa图形外的区域刻蚀至N型GaN外延层，形成N型半导体台面；
[0053]S3、通过Si02、SiNx等掩膜版掩膜版对GaN外延层进行离子注入，形成一个或多个绝缘的离子注入区，注入的离子包括但不限于S1、B离子；
[0054]S4、在GaN外延层上采用电子束蒸发或磁控溅射沉积ITO薄膜，再通过光刻、刻蚀等步骤得到透明导电层，透明导电层除了 ITO薄膜外，还可以是ΖΙΤ0、Z1、G10、ΖΤ0, FT0、AZO、GZO、In4Sn3O12、NiAu 等；
[0055]S5、在透明导电层上形成P电极，在N型半导体台面上形成N电极；
[0056]S6、在离子注入区上方形成金线，GaN外延层第一透明导电层和第二透明导电层旁侧的N型半导体台面通过金线电性导通。
[0057]与现有技术相比，本实施方式中不需要刻蚀沟槽，解决了刻蚀不净造成的正向电压低的问题；同时，高压LED芯片内部无沟槽，通过离子注入形成绝缘的离子注入区，GaN外延层没有陡直的坡，有效减少桥接处的断金导致的芯片不良。
[0058]另外，常规的刻蚀工艺需要留足够的宽度用于ICP刻蚀，避免刻蚀损失到GaN外延层，从而引起漏电，本发明中无需刻蚀，可以增加LED芯片的出光面积。
[0059]进一步地，在其他实施方式中步骤S5之前还包括:
[0060]米用PECVD (Plasma Enhanced Chemical Vapor Deposit1n,等离子体增强化学气相沉积法)进行S12沉积，再通过光刻、刻蚀等步骤得到电流阻挡层，电流阻挡层除了 S12外还可以为Si3N4、S1xNy等。
[0061]电流阻挡层设置于P电极下方，流入透明导电层的电流不会聚集在P电极的下方，电流会均匀扩散在P电极下方以外的发光层上，从而减小P电极金属对光的吸收，提高了LED芯片的发光效率。
[0062]综上所述，本发明不存在刻蚀不净造成的正向电压低的问题，同时能够有效减少桥接处的断金导致的芯片不良，且本发明LED芯片出光面积大，发光效率高。
[0063]对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0064]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
【权利要求】
1.一种高压LED芯片,其包括衬底、位于衬底上的GaN外延层、及位于外延层上的透明导电层、P电极及N电极,所述GaN外延层包括P型GaN外延层、发光层、及N型GaN外延层，P电极位于透明导电层上且通过透明导电层与P型GaN外延层电性连接，N型GaN外延层上设有N型半导体台面，N电极位于N型半导体台面上，其特征在于，所述GaN外延层之间通过离子注入形成有一个或多个绝缘的离子注入区，离子注入区上方形成有金线，所述GaN外延层和透明导电层通过金线电性导通。
2.根据权利要求1所述的高压LED芯片，其特征在于，所述离子注入区设置为一个，离子注入区将GaN外延层分隔成第一 GaN外延层和第二 GaN外延层。
3.根据权利要求2所述的高压LED芯片，其特征在于，所述第一GaN外延层和第二 GaN外延层上分别设置有第一透明导电层和第二透明导电层，第一透明导电层上设置有P电极，第二透明导电层旁侧的N型半导体台面上设置有N电极。
4.根据权利要求3所述的高压LED芯片，其特征在于，所述第一透明导电层与第二透明导电层旁侧的N型半导体台面通过金线电性导通。
5.根据权利要求1所述的高压LED芯片，其特征在于，所述透明导电层下方还设置有电流阻挡层。
6.一种如权利要求1所述的高压LED芯片的制备方法，其特征在于，所述方法包括: 51、提供一衬底，在衬底上生长GaN外延层，GaN外延层包括P型GaN外延层、发光层、及N型GaN外延层； 52、在GaN外延层形成Mesa图形,将Mesa图形外的区域刻蚀至N型GaN外延层，形成N型半导体台面； 53、通过掩膜版对GaN外延层进行离子注入，形成一个或多个绝缘的离子注入区； 54、在GaN外延层上形成透明导电层； 55、在透明导电层上形成P电极，在N型半导体台面上形成N电极； 56、在离子注入区上方形成金线，GaN外延层和透明导电层通过金线电性导通。
7.根据权利要求6所述的制备方法，其特征在于，所述步骤S3中掩膜版为S12或SiNx掩膜版，离子注入的离子为Si或B离子。
8.根据权利要求6所述的制备方法，其特征在于，所述步骤S5之前还包括: 采用PECVD进行S12沉积，再通过光刻、刻蚀得到电流阻挡层。
9.根据权利要求6所述的制备方法，其特征在于，所述S4具体为: 采用电子束蒸发或磁控溅射沉积ITO薄膜，再通过光刻、刻蚀得到透明导电层。
【文档编号】H01L33/00GK104134724SQ201410414612
【公开日】2014年11月5日 申请日期:2014年8月21日 优先权日:2014年8月21日
【发明者】吴飞翔, 李庆, 晏平, 陈立人 申请人:聚灿光电科技(苏州)有限公司