快恢复二极管及快恢复二极管的制作方法
【专利摘要】本发明公开了一种快恢复二极管及快恢复二极管的制作方法。该快恢复二极管包括：具有凹槽的基体；掺杂结层，设置于凹槽的底部的基体中，掺杂结层的导电类型与基体的导电类型相反；介质层，设置于凹槽的侧壁上；以及金属层，设置于凹槽中以及基体的表面上，且金属层与掺杂结层和介质层相连。本发明通过在凹槽的侧壁上设置介质层，从而避免了金属层和凹槽的侧壁的直接接触，进而降低了由于质量不好的凹槽侧壁(干法刻蚀会导致凹槽侧壁的质量不好)与金属层接触产生的漏电流。同时，具有上述结构的快恢复二极管还能避免凹槽边缘产生电流聚集，从而能够在肖特基区域获得一个更均匀的电流分布，进而提高了快恢复二极管的可靠性。
【专利说明】快恢复二极管及快恢复二极管的制作方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，具体而言，涉及一种快恢复二极管及快恢复二极管的制作方法。
【背景技术】
[0002]快恢复二极管(FRED)是一种具有开关特性好、反向恢复时间短等特点的半导体二极管，主要应用于开关电源、PWM脉宽调制器、变频器等电子电路中，作为高频整流二极管、续流二极管或阻尼二极管使用。快恢复二极管是用电设备高频化(20kHZ以上)和高频设备固态化发展不可或缺的重要器件。
[0003]现有快恢复二极管通常具有平面结构或凹槽结构两种形式。如图1所示，平面结构的快恢复二极管包括基体10'，设置于基体10'中的掺杂结层20'，以及设置于掺杂结层20'和基体10'表面上的金属层30'。其中，基体10'由衬底11'和设置于衬底11'上的外延层13'组成，掺杂结层20'设置于外延层13'中；掺杂结层20'的表面和基体10'的表面齐平，且掺杂结层20'的导电类型和基体10'的导电类型相反。该快恢复二极管的芯片面积较大，在快速恢复二极管的结构设计过程中难以兼顾各种参数。
[0004]图2示出了凹槽结构的快速恢复二极管的剖面结构示意图。如图2所示，该快速恢复二极管包括具有凹槽的基体10'，掺杂结层20'，设置于凹槽的底部和侧部的基体10'中，以及设置于凹槽中以及基体10'的表面上的金属层30'。其中，基体10'由衬底11'和设置于衬底11'上的外延层13'组成，掺杂结层20'设置于外延层13'中；掺杂结层20'的导电类型与基体10'的导电类型相反。同图1所示的平面结构的快速恢复二极管相t匕，在同等性能条件下，该快速恢复二极管的面积得以缩小。
[0005]上述凹槽结构的快速恢复二极管中，凹槽的侧墙(side walls)是通过干法刻蚀形成的，使其表面质量很差，而金属层直接与其接触，进而导致器件容易产生漏电流。另外，由于电导调制效应易导致凹槽边缘产生电流聚集，使得漏电流进一步增大，甚至出现可靠性的问题。针对上述问题，目前还没有有效的解决方法。
【发明内容】
[0006]本发明旨在提供一种快恢复二极管及快恢复二极管的制作方法，以降低快恢复二极管中的漏电流，并提高快恢复二极管的可靠性。
[0007]为此，本发明提供了一种快恢复二极管，该快恢复二极管包括:具有凹槽的基体；掺杂结层，设置于凹槽的底部的基体中，掺杂结层的导电类型与基体的导电类型相反；介质层，设置于凹槽的侧壁上；以及金属层，设置于凹槽中以及基体的表面上，且金属层与掺杂结层和介质层相连。
[0008]进一步地，介质层由依次设置于凹槽的侧壁上的氧化物膜层和氮化物膜层组成。
[0009]进一步地，掺杂结层位于凹槽的底部和侧部的基体中。
[0010]进一步地，基体由衬底和设置于衬底上的外延层组成，掺杂结层设置于外延层中。
[0011]进一步地，基体的导电类型为N型，掺杂结层的导电类型为P型；或基体的导电类型为P型，掺杂结层的导电类型为N型。
[0012]同时，本发明还提供了一种快恢复二极管的制作方法，该制作方法包括以下步骤:在基体中形成凹槽；在位于凹槽的底部的基体中形成掺杂结层，且掺杂结层的导电类型与基体的导电类型相反；在凹槽的侧壁上形成介质层；在凹槽中以及基体的表面上形成金属层，且金属层与掺杂结层和介质层相连。
[0013]进一步地，形成凹槽的步骤包括:在基体上形成掩膜层和光刻胶层；对光刻胶层进行光刻，以在光刻胶层中形成图形；沿光刻胶层中的图形依次刻蚀掩膜层和基体，以在基体中形成凹槽。
[0014]进一步地，基体由衬底和设置于衬底上的外延层组成；在形成凹槽的步骤中，在外延层中形成掺杂结层。
[0015]进一步地，形成掺杂结层的步骤包括:进行离子注入，以在凹槽的底部的基体中形成掺杂结预备层；进行热扩散，以使得掺杂结预备层扩散形成掺杂结层。
[0016]进一步地，基体的导电类型为N型时，离子注入为P型离子注入；基体的导电类型为P型时，离子注入为N型离子注入。
[0017]进一步地，在离子注入之后，去除光刻胶层和掩膜层。
[0018]进一步地，形成介质层的步骤包括:在凹槽的内壁以及基体的表面上形成氧化物膜层；形成覆盖凹槽和氧化物膜层的氮化物膜层；刻蚀去除位于凹槽的底部和基体的表面上的氮化物膜层和氧化膜层，并将剩余氮化物膜层和氧化物膜层作为介质层。
[0019]进一步地，形成氧化物膜层的工艺为热氧化或化学气相沉积，形成氮化物膜层的工艺为化学气相沉积。
[0020]本发明通过在凹槽的侧壁上设置介质层，从而避免了金属层和凹槽的侧壁的直接接触，进而，进而降低了由于质量不好的凹槽侧壁(干法刻蚀会导致凹槽侧壁的质量不好)与金属层接触产生的漏电流。同时，具有上述结构的快恢复二极管还能避免凹槽边缘产生电流聚集，从而能够在肖特基区域获得一个更均匀的电流分布，进而提高了快恢复二极管的可靠性。
【专利附图】
【附图说明】
[0021]构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0022]图1示出了现有平面结构的快恢复二极管的剖面结构示意图；
[0023]图2示出了现有凹槽结构的快恢复二极管的剖面结构示意图；
[0024]图3示出了本发明提供的快恢复二极管的剖面结构示意图；
[0025]图4示出了本发明提供的快恢复二极管的制作方法的流程示意图；
[0026]图5示出了在本发明提供的快恢复二极管的制作方法中，在基体中形成凹槽后的基体的剖面结构示意图；
[0027]图6示出了进行离子注入，以在图5所示的凹槽的底部的基体中形成掺杂结预备层后的基体的剖面结构示意图；
[0028]图7示出了进行热扩散，以使得图6所示的掺杂结预备层扩散形成掺杂结层后的基体的剖面结构示意图；
[0029]图8示出了在图7所示的凹槽的侧壁上形成介质层后的基体的剖面结构示意图；以及
[0030]图9示出了在图8所示的凹槽中以及基体的表面上形成金属层后的基体的剖面结构示意图。
【具体实施方式】
[0031]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0032]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0033]为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
[0034]由【背景技术】可知，现有凹槽结构的快速恢复二极管中，凹槽的侧壁是通过干法刻蚀形成的，使其表面质量很差，而金属层直接与其接触，进而导致器件容易产生漏电流。另夕卜，由于电导调制效应易导致凹槽边缘产生电流聚集，使得漏电流进一步增大，甚至出现可靠性的问题。
[0035]本发明的发明人针对上述问题进行研究，提出了一种快恢复二极管。如图3所示，该快恢复二极管包括:具有凹槽30的基体10 ;掺杂结层40，设置于凹槽的底部的基体10中，掺杂结层40的导电类型与基体10的导电类型相反；介质层50，设置于凹槽的侧壁上；以及金属层60，设置于凹槽中以及基体10的表面上，且金属层60与掺杂结层40和介质层50相连。
[0036]本发明通过在凹槽的侧壁上设置介质层50，从而避免了金属层60和凹槽的侧壁的直接接触，进而降低了由于质量不好的凹槽侧壁(干法刻蚀会导致凹槽侧壁的质量不好)与金属层60接触产生的漏电流。同时，具有上述结构的快恢复二极管还能避免凹槽30边缘产生电流聚集，从而能够在肖特基区域获得一个更均匀的电流分布，进而提高了快恢复二极管的可靠性。
[0037]下面将更详细地描述根据本发明提供的快恢复二极管的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
[0038]上述快恢复二极管中，介质层50可以采用不同的结构。优选地，介质层50由依次设置于凹槽的侧壁上的氧化物膜层51和氮化物膜层53组成。其中，氧化物膜层51可以为氧化硅等，氮化物膜层53可以为氮化硅或磷硅玻璃(PSG)等。氧化物膜层51和氮化物膜层53的厚度可以根据实际工艺需求进行设定。
[0039]在一种优选的实施方式中，上述快恢复二极管包括多个凹槽30，且介质层50形成于各凹槽30的侧壁上。本领域的技术人员可以通过扩展凹槽30之间的间距，使肖特基区域与Pn结区域之间的面积比变大，从而获得一个较低反向恢复电荷(Qrr)、漏电流更小、恢复时间更快的器件，进而改善了快恢复二极管的Vf (正向电压)和开关性能。
[0040]上述基体10由11和设置于11上的外延层13组成，掺杂结层40设置于外延层13中，且掺杂结层40位于凹槽的底部和侧部的基体10中。当基体10的导电类型为N型时，掺杂结层40的导电类型为P型。当基体10的导电类型为P型时，掺杂结层40的导电类型为N型。
[0041]同时，本发明还提供了一种快恢复二极管的制作方法。如图4所示，该制作方法包括以下步骤:在基体中形成凹槽；在位于凹槽的底部的基体中形成掺杂结层，且掺杂结层的导电类型与基体的导电类型相反；在凹槽的侧壁上形成介质层；在凹槽中以及基体的表面上形成金属层，且金属层与掺杂结层和介质层相连。
[0042]下面将更详细地描述根据本发明提供的快恢复二极管的制作方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
[0043]图5至图9示出了本申请提供的快恢复二极管的制作方法中，经过各个步骤后得到的基体10的剖面结构示意图。下面将结合图5至图9，进一步说明本申请所提供的快恢复二极管的制作方法。
[0044]首先，在基体10中形成凹槽30，其结构如图5所示。具体地，形成凹槽30的步骤包括:在基体10上形成掩膜层21和光刻胶层23 ;对光刻胶层23进行光刻，以在光刻胶层23中形成图形；沿光刻胶层23中的图形依次刻蚀掩膜层21和基体10，以在基体10中形成凹槽30。其中，基体10由11和设置于11上的外延层13组成，掺杂结层40形成于外延层13中。
[0045]上述掩膜层21可以为氧化物，例如氧化硅等，形成掩膜层21的工艺可以为化学气相沉积等。刻蚀掩膜层21和基体10的工艺可以为干法刻蚀，例如等离子体刻蚀等，其具体工艺参数可以参照现有技术，在此不再赘述。
[0046]然后，在位于凹槽30的底部的基体10中形成掺杂结层40，且掺杂结层40的导电类型与基体10的导电类型相反。在一种优选的实施方式中，形成掺杂结层40的步骤包括:进行离子注入，以在凹槽30的底部的基体10中形成掺杂结预备层40'，进而形成如图6所示的结构；进行热扩散，以使得掺杂结预备层40'扩散形成掺杂结层40，进而形成如图7所示的结构。
[0047]上述离子注入的类型与基体10的导电类型相关。当基体10的导电类型为N型时，离子注入为P型离子注入。当基体10的导电类型为P型时，离子注入为N型离子注入。在完成离子注入之后，便可以去除光刻胶层23和掩膜层21。离子注入和热扩散的工艺参数可以参照现有技术，在此不再赘述。
[0048]接下来，在凹槽的侧壁上形成介质层50，进而形成如图8所示的结构。该步骤中，介质层50可以采用不同的结构。优选地，介质层50由依次设置于凹槽的侧壁上的氧化物膜层51和氮化物膜层53组成。此时，形成介质层50的步骤包括:在凹槽的内壁以及基体10的表面上形成氧化物膜层51 ;形成覆盖凹槽和氧化物膜层51的氮化物膜层53 ;刻蚀去除位于凹槽的底部和基体的表面上的氮化物膜层53和氧化物膜层51，并将剩余氮化物膜层53和氧化物膜层51作为介质层50。
[0049]上述氧化物膜层51可以为氧化硅等，氮化物膜层53可以为氮化硅或磷硅玻璃(PSG)等。形成氧化物膜层51的工艺为热氧化或化学气相沉积，形成氮化物膜层53的工艺为化学气相沉积。上述工艺为本领域现有技术，在此不再赘述。
[0050]最后，在凹槽中以及基体10的表面上形成金属层60,且金属层60与掺杂结层40和介质层50相连，进而形成如图9所示的结构。金属层60的材料可以为铝等，形成金属层60的工艺可以为溅射等。
[0051]从以上实施例可以看出，本发明上述的实例实现了如下技术效果:
[0052](I)本发明通过在凹槽的侧壁上设置介质层，从而避免了金属层和凹槽的侧壁的直接接触，进而降低了由于质量不好的凹槽侧壁(干法刻蚀会导致凹槽侧壁的质量不好)与金属层接触产生的漏电流。
[0053](2)本发明提供的快恢复二极管还能避免凹槽边缘产生电流聚集，从而能够在肖特基区域获得一个更均匀的电流分布，进而提高了快恢复二极管的可靠性。
[0054](3)本领域的技术人员可以通过扩展凹槽之间的间距，使肖特基区域与pn结区域之间的面积比变大，从而获得一个较低反向恢复电荷(Qrr)、漏电流更小、恢复时间更快的器件，从而获得一个较低反向恢复电荷(Qrr)、漏电流更小、恢复时间更快的器件，进而改善了快恢复二极管的Vf (正向电压)和开关性能。
[0055]以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种快恢复二极管，其特征在于，所述快恢复二极管包括: 具有凹槽(30)的基体(10)； 掺杂结层(40)，设置于所述凹槽的底部的所述基体(10)中，所述掺杂结层(40)的导电类型与所述基体(10)的导电类型相反； 介质层(50)，设置于所述凹槽的侧壁上；以及 金属层(60)，设置于所述凹槽中以及所述基体(10)的表面上，且所述金属层￠0)与所述掺杂结层(40)和所述介质层(50)相连。
2.根据权利要求1所述的快恢复二极管，其特征在于，所述介质层(50)由依次设置于所述凹槽的侧壁上的氧化物膜层(51)和氮化物膜层(53)组成。
3.根据权利要求1所述的快恢复二极管，其特征在于，所述掺杂结层(40)位于所述凹槽的底部和侧部的所述基体(10)中。
4.根据权利要求1至3中任一项所述的快恢复二极管，其特征在于，所述基体(10)由衬底(11)和设置于所述衬底(11)上的外延层(13)组成，所述掺杂结层(40)设置于所述外延层(13)中。
5.根据权利要求1至3中任一项所述的快恢复二极管，其特征在于， 所述基体(10)的导电类型为N型，所述掺杂结层(40)的导电类型为P型；或 所述基体(10)的导电类型为P型，所述掺杂结层(40)的导电类型为N型。
6.一种快恢复二极管的制作方法，其特征在于，所述制作方法包括以下步骤: 在基体(10)中形成凹槽； 在位于所述凹槽的底部的所述基体(10)中形成掺杂结层(40)，且所述掺杂结层(40)的导电类型与所述基体(10)的导电类型相反； 在所述凹槽的侧壁上形成介质层(50)； 在所述凹槽中以及所述基体(10)的表面上形成金属层(60)，且所述金属层￠0)与所述掺杂结层(40)和所述介质层(50)相连。
7.根据权利要求6所述的制作方法，其特征在于，形成所述凹槽(30)的步骤包括: 在所述基体(10)上形成掩膜层(21)和光刻胶层(23)； 对所述光刻胶层(23)进行光刻，以在所述光刻胶层(23)中形成图形； 沿所述光刻胶层(23)中的图形依次刻蚀所述掩膜层(21)和所述基体(10)，以在所述基体(10)中形成所述凹槽(30)。
8.根据权利要求7所述的制作方法，其特征在于，所述基体(10)由衬底(11)和设置于所述衬底(11)上的外延层(13)组成；在形成所述凹槽(30)的步骤中，在所述外延层(13)中形成所述掺杂结层(40)。
9.根据权利要求7所述的制作方法，其特征在于，形成所述掺杂结层(40)的步骤包括: 进行离子注入，以在所述凹槽(30)的底部的所述基体(10)中形成掺杂结预备层(40')； 进行热扩散，以使得所述掺杂结预备层(40')扩散形成所述掺杂结层(40)。
10.根据权利要求9所述的制作方法，其特征在于， 所述基体(10)的导电类型为N型时，所述离子注入为P型离子注入； 所述基体(10)的导电类型为P型时，所述离子注入为N型离子注入。
11.根据权利要求9所述的制作方法，其特征在于，在所述离子注入之后，去除所述光刻胶层(23)和掩膜层(21)。
12.根据权利要求6所述的制作方法，其特征在于，形成所述介质层(50)的步骤包括: 在所述凹槽的内壁以及所述基体(10)的表面上形成氧化物膜层(51)； 形成覆盖所述凹槽和所述氧化物膜层(51)的氮化物膜层(53)； 刻蚀去除位于所述凹槽的底部和所述基体的表面上的所述氮化物膜层(53)和所述氧化物膜层(51)，并将剩余所述氮化物膜层(53)和所述氧化物膜层(51)作为所述介质层(50)。
13.根据权利要求12所述的制作方法，其特征在于，形成所述氧化物膜层(51)的工艺为热氧化或化学气相沉积，形成所述氮化物膜层(53)的工艺为化学气相沉积。
【文档编号】H01L21/329GK104269445SQ201410536362
【公开日】2015年1月7日 申请日期:2014年10月11日 优先权日:2014年10月11日
【发明者】义夫 申请人:丽晶美能（北京）电子技术有限公司