一种平面栅igbt及其制作方法
【专利摘要】本发明涉及一种具有空穴旁路和发射极集成均流电阻复合结构的平面栅IGBT及其制造方法。在传统的平面栅型IGBT基础上，通过调整N+注入掺杂区域的形状和面积，形成空穴电流旁路和N+掺杂发射区的集成均流电阻复合结构，此结构可以有效抑制IGBT器件的饱和电流，避免过大电流冲击；可以有效抑制IGBT器件的大电流状态下的Latch-up现象，降低空穴电流路径的电阻；可以使得发射极电流更加均匀，避免IGBT器件内局部区域的电流过大；同时还可以维持导通压降较小的变化值。
【专利说明】一种平面栅IGBT及其制作方法
【技术领域】
[0001]本发明涉及一种功率半导体器件及其制作方法，具体讲涉及一种平面栅IGBT及其制作方法。
【背景技术】
[0002]绝缘栅双极晶体管(Insulate-GateBipolar Transistor一IGBT)综合了电力晶体管(Giant Transistor—GTR)和电力场效应晶体管(Power M0SFET)的优点，具有良好的特性，应用领域很广泛；IGBT也是三端器件:栅极，集电极和发射极。
[0003]绝缘栅双极晶体管IGBT(InsulatedGateBipolarTransistor)是 MOS 结构双极器件，属于具有功率MOSFET的高速性能与双极的低电阻性能的功率器件。IGBT的应用范围一般都在耐压600V以上、电流1A以上、频率为IkHz以上的区域。多使用在工业用电机、民用小容量电机、变换器(逆变器)、照相机的频闪观测器、感应加热(Induct1nHeating)电饭锅等领域。根据封装的不同，IGBT大致分为两种类型，一种是模压树脂密封的三端单体封装型，从TO - 3P到小型表面贴装都已形成系列。另一种是把IGBT与FWD(FleeWheelD1de)成对地(2或6组)封装起来的模块型，主要应用在工业上。模块的类型根据用途的不同，分为多种形状及封装方式，都已形成系列化。
[0004]IGBT是强电流、高压应用和快速终端设备用垂直功率MOSFET的自然进化。MOSFET由于实现一个较高的击穿电压BVDSS需要一个源漏通道，而这个通道却具有很高的电阻率，因而造成功率MOSFET具有RDS (on)数值高的特征，IGBT消除了现有功率MOSFET的这些主要缺点。虽然最新一代功率MOSFET器件大幅度改进了 RDS(on)特性，但是在高电平时，功率导通损耗仍然要比IGBT高出很多。IGBT较低的压降，转换成一个低VCE (sat)的能力，以及IGBT的结构，与同一个标准双极器件相比，可支持更高电流密度，并简化IGBT驱动器的原理图。
[0005]IGBT(绝缘栅双极晶体管)同时具有单极性器件和双极性器件的优点，驱动电路简单，控制电路功耗和成本低，通态压降低，器件自身损耗小，是未来高压大电流的发展方向。
[0006]IGBT器件有源区是由许多表面MOSFET结构的源胞单位构成，传统的平面栅条形源胞结构的N+注入掺杂区是连续长条形状，连续长条形状的N+注入掺杂区没有抑制IGBT器件的饱和电流，产生过大电流冲击，损坏IGBT器件。
【发明内容】
[0007]针对现有技术的不足，本发明的目的是提供一种平面栅IGBT及其制作方法，通过调整N+注入掺杂区域的形状和面积，形成空穴电流旁路和N+掺杂发射区的集成均流电阻复合结构，此结构可以有效抑制IGBT器件的饱和电流，避免过大电流冲击；可以有效抑制IGBT器件的大电流状态下的闩锁(Latch-up)现象，降低空穴电流路径的电阻；可以使得发射极电流更加均匀，避免IGBT器件内局部区域的电流过大；同时还可以维持导通压降较小的变化值。
[0008]本发明的目的是采用下述技术方案实现的:
[0009]本发明提供一种平面栅IGBT，所述平面栅IGBT包括衬底、从上到下依次设置在衬底上的正面金属电极、隔离氧化膜，和平面栅极，平面栅极与衬底之间的P阱区，从上到下依次设置于P阱区内N+型掺杂区和P+型掺杂区，依次设置于衬底背面的背面P+掺杂区和背面金属电极；其改进之处在于，所述N+型掺杂区为断续的N+掺杂区域，所述断续的N+掺杂区域形状为长方形，长度与宽度比例为3:2，面积为20至30平方微米，所述P+型掺杂区和断续的N+掺杂区域共同形成平面栅IGBT空穴旁路和发射极集成均流电阻复合结构；
[0010]所述衬底为均匀掺杂的N型单晶硅片衬底，所述N型单晶硅片衬底包括从上到下依次分布的衬底N-层以及衬底N+层。
[0011]进一步地，所述断续的N+掺杂区域的间隔区域的宽度范围为2至6微米，面积为10至20平方微米；其间隔区域的形状为长方形；所述P+型掺杂区的P+注入能量大于N+型掺杂区的N+注入能量，所述P+型掺杂区形成空穴旁路结构，所述断续的N+掺杂区域形成发射极集成均流电阻结构。
[0012]进一步地，所述N型单晶硅片衬底包括:
[0013]A、电场截止FS型衬底:形成方式是先将均匀掺杂的N型单晶硅片进行衬底减薄至所需要的衬底厚度；正面采用氧化和淀积的方式生长保护牺牲层，然后采用离子注入方式进行硅片背面的N型低浓度缓冲区进行掺杂；采用高温长时间热退火方式对N型低浓度缓冲区的杂质进行激活与推结，形成N型低浓度掺杂缓冲区；最后形成终端结构和有源区元胞结构；最后通过掺杂注入形成衬底背面P型电导调制层；
[0014]所述N型低浓度掺杂缓冲区的最高掺杂浓度为N型单晶硅片衬底浓度的5e2至le4 倍；
[0015]B、非穿通NPT型衬底:形成方式是先进行终端结构和有源区源胞结构的形成；在IGBT器件表面结构形成后，进行均匀掺杂的N型单晶硅片减薄至所需要的衬底厚度；最后形成衬底背面P型电导调制层掺杂注入。
[0016]进一步地，当N型单晶硅片衬底采用软穿通SPT型或电场截止FS型时，所述平面栅IGBT包括位于N型单晶硅片衬底背面的N型低浓度缓冲区；若N型单晶硅片衬底采用非穿通NPT型时，则不需要N型低浓度缓冲区。
[0017]本发明还提供一种平面栅IGBT的制作方法，其改进之处在于，所述方法包括下述步骤:
[0018](一)对N型单晶硅片衬底预处理:所述N型单晶硅片衬底的N杂质掺杂浓度与厚度需要根据平面栅IGBT不同的击穿电压和正向导通压降进行选择，并通过酸、碱、去离子水超声清洗工序，对N型单晶硅片衬底表面进行化学处理；
[0019]( 二)制作N型低浓度掺杂缓冲区:对均匀掺杂的N型单晶硅片衬底正面采用氧化或淀积的方式生长保护牺牲膜质，在硅片背面采用离子注入方式进行N型低浓度掺杂发缓冲区的杂质生成，再进行温度为1100度至1150度，时间为600分钟至1800分钟的高温长时间退火工艺，进行离子的激活与推结，推结到所需要的深度，形成N型低浓度掺杂缓冲区后去除正面保护牺牲层膜质，若软穿通SPT型或电场截止FS型时需要N型低浓度掺杂缓冲区，若衬底为非穿通NPT型时则不需要N型低浓度掺杂缓冲区；
[0020](三)制作平面栅极:对均匀掺杂的N型单晶硅片衬底进行高温氧化的方式，在硅片表面生长0.1至0.2微米的氧化膜，并采用淀积方式生长多晶硅电极，再进行光刻和刻蚀形成平面栅极；
[0021](四)制作P阱区:对平面栅极形成的栅极开口通过注入方式进行P型掺杂，再进行高温退火，将P型掺杂推结到4至6微米，形成P阱区；
[0022](五)制作N+型掺杂区:通过光刻形成掩膜，对P阱区的多晶开口采用注入方式进行N+掺杂，形成断续的N+掺杂区域，形成N+型掺杂区，保证空穴旁路和集成均流电阻结构的形成；
[0023](六)制作平面栅IGBT表面P+型掺杂区:通过淀积方式生长氧化膜，全面反刻形成Spacer结构，采用自对准离子注入方式进行P+掺杂，形成P+型掺杂区；
[0024](七)制作平面栅IGBT背面P+掺杂区:若衬底采用软穿通SPT型或者电场截止FS型，在硅片背面采用离子注入方式进行P+掺杂区域的杂质生成，再进行退火工艺，进行离子的激活与推结，推结到0.5至I微米范围内；若衬底采用非穿通NPT型，则在背面金属电极结构前制作背面P+掺杂区；
[0025](八)制作正面金属电极:使用化学淀积方式生长硼磷掺杂玻璃膜质，进行平面栅IGBT器件隔离，进行接触孔的光刻和刻蚀形成隔离氧化膜结构，使用物理淀积或蒸发方式生长铝合金，进行金属的光刻和刻蚀，形成正面金属电极，完成了平面栅IGBT正面电极连接;
[0026](九)制作背面金属电极:对N型单晶硅片衬底进行研磨减薄或湿法刻蚀洗净，采用物理淀积或蒸发形成背面金属电极，完成平面栅IGBT背面电特性连接。
[0027]进一步地，所述步骤(一)中，平面栅IGBT的正向导通压降为600V至6500V。
[0028]与现有技术比，本发明达到的有益效果是:
[0029]1、本发明提供的平面栅IGBT通过调整N+注入掺杂区域的形状和面积，形成空穴电流旁路和N+掺杂发射区的集成均流电阻复合结构，此结构可以有效抑制IGBT器件的饱和电流，避免过大电流冲击；可以有效抑制IGBT器件的大电流状态下的闩锁(Latch-up)现象，降低空穴电流路径的电阻；可以使得发射极电流更加均匀，避免IGBT器件内局部区域的电流过大；同时还可以维持导通压降较小的变化值。
[0030]2、所采用的制造加工工艺为IGBT芯片通用工艺，易实现。
【专利附图】
【附图说明】
[0031]图1是本发明提供的具有空穴旁路和发射极集成均流电阻复合结构的平面栅IGBT剖面示意图；
[0032]图2是本发明提供的具有空穴旁路和发射极集成均流电阻复合结构的平面栅IGBT表面示意图；
[0033]其中:01-N型单晶硅片衬底，02-N型低浓度掺杂缓冲区，04_P阱区、05_N+型掺杂区，06-P+型掺杂，07-P+掺杂区，08-隔离氧化膜，09-正面金属电极，10-背面金属电极。
【具体实施方式】
[0034]下面结合附图对本发明的【具体实施方式】作进一步的详细说明。
[0035]本发明提供一种具有空穴旁路和发射极集成均流电阻复合结构的平面栅IGBT，其剖面示意图和表面示意图分别如图1和2所示，平面栅IGBT包括衬底01、从上到下依次设置在衬底上的正面金属电极09、隔离氧化膜08和平面栅极03，平面栅极03与衬底01之间的P阱区04，从上到下依次设置于P阱区04内N+型掺杂区05和P+型掺杂区06，依次设置于衬底背面的背面P+掺杂区07和背面金属电极10 ;所述N+型掺杂区为断续的N+掺杂区域，断续的N+掺杂区域形状为长方形，长度与宽度比例为3:2，面积为20至30平方微米，述断续的N+掺杂区域的间隔区域的宽度范围为2至6微米，面积为10至20平方微米；其间隔区域的形状为长方形；所述P+型掺杂区的P+注入能量大于N+型掺杂区的N+注入能量，所述P+型掺杂区形成空穴旁路结构，所述断续的N+掺杂区域形成发射极集成均流电阻结构；所述P+型掺杂区和断续的N+掺杂区域共同形成平面栅IGBT空穴旁路和发射极集成均流电阻复合结构；所述衬底为均匀掺杂的N型单晶硅片衬底，所述N型单晶硅片衬底包括从上到下依次分布的衬底N-层以及衬底N+层。
[0036]所述N型单晶硅片衬底包括:
[0037]A、电场截止FS型衬底:形成方式是先将均匀掺杂的N型单晶硅片进行衬底减薄至所需要的衬底厚度；正面采用氧化和淀积的方式生长保护牺牲层，然后采用离子注入方式进行硅片背面的N型低浓度缓冲区进行掺杂；采用高温长时间热退火方式对N型低浓度缓冲区的杂质进行激活与推结，形成N型低浓度掺杂缓冲区；最后形成终端结构和有源区元胞结构；最后通过掺杂注入形成衬底背面P型电导调制层；
[0038]所述N型低浓度掺杂缓冲区的最高掺杂浓度为N型单晶硅片衬底浓度的5e2至le4 倍；
[0039]B、非穿通NPT型衬底:形成方式是先进行终端结构和有源区源胞结构的形成；在IGBT器件表面结构形成后，进行均匀掺杂的N型单晶硅片减薄至所需要的衬底厚度；最后形成衬底背面P型电导调制层掺杂注入。
[0040]当N型单晶硅片衬底采用软穿通SPT型或电场截止FS型时，所述平面栅IGBT包括位于N型单晶硅片衬底背面的N型低浓度缓冲区；若N型单晶硅片衬底采用非穿通NPT型时，则不需要N型低浓度缓冲区。
[0041]本发明还提供一种具有空穴旁路和发射极集成均流电阻复合结构的平面栅IGBT的制作方法，包括下述步骤:
[0042](一)对N型单晶硅片衬底01预处理:所述N型单晶硅片衬底的N杂质掺杂浓度与厚度需要根据平面栅IGBT不同的击穿电压和正向导通压降需求(600V至6500V)进行选择，并通过酸、碱、去离子水超声清洗工序，对N型单晶硅片衬底表面进行化学处理；
[0043]( 二)制作N型低浓度掺杂缓冲区02:对均匀掺杂的N型单晶硅片衬底正面采用氧化或淀积的方式生长保护牺牲膜质，在硅片背面采用离子注入方式进行N型低浓度掺杂发缓冲区的杂质生成，再进行温度为1100度至1150度，时间为600分钟至1800分钟的高温长时间退火工艺，进行离子的激活与推结，推结到所需要的深度，形成N型低浓度掺杂缓冲区后去除正面保护牺牲层膜质，若软穿通SPT型或电场截止FS型时需要N型低浓度掺杂缓冲区，若衬底为非穿通NPT型时则不需要N型低浓度掺杂缓冲区；
[0044](三)制作平面栅极03:对均匀掺杂的N型单晶硅片衬底进行高温氧化的方式，在硅片表面生长0.1至0.2微米的氧化膜，并采用淀积方式生长多晶硅电极，再进行光刻和刻蚀形成平面栅极；
[0045](四)制作P阱区04:对平面栅极形成的栅极开口通过注入方式进行P型掺杂，再进行高温退火，将P型掺杂推结到4至6微米，形成P阱区；
[0046](五)制作N+型掺杂区05:通过光刻形成掩膜，对P阱区的多晶开口采用注入方式进行N+掺杂，形成断续的N+掺杂区域，形成N+型掺杂区，保证空穴旁路和集成均流电阻结构的形成；本发明的N+型掺杂区由传统的连续注入形状改为断续的注入形状，间断的宽度范围在2至6微米，间断的位置要对准对边的条形N型注入条形区的中间位置；后续通过淀积氧化膜，进行反刻形成Spacer，再进行自对准的P+注入掺杂，P+注入能量要大于N+注入能量；N+注入的间断区域主要为P+注入区域形成空穴旁路结构，而间断的N+注入区域形成了发射极集成均流电阻结构；
[0047](六)制作平面栅IGBT表面P+型掺杂区06:通过淀积方式生长隔离氧化硅，全面反刻形成Spacer结构，保证接触孔穿通N+、但不能刻穿P+ ;采用自对准离子注入方式进行P+掺杂，形成P+型掺杂区；
[0048](七)制作平面栅IGBT背面P+掺杂区07:若衬底采用软穿通SPT型或者电场截止FS型，在硅片背面采用离子注入方式进行P+掺杂区域的杂质生成，再进行退火工艺，进行离子的激活与推结，推结到0.5至I微米范围内；若衬底采用非穿通NPT型，则在背面金属电极结构前制作背面P+掺杂区；
[0049](八)制作隔离氧化膜08和正面金属电极、09:使用化学淀积方式生长硼磷掺杂玻璃膜质，进行平面栅IGBT器件隔离，进行接触孔的光刻和刻蚀形成隔离氧化膜结构，使用物理淀积或蒸发方式生长铝合金，进行金属的光刻和刻蚀，去除不需要的金属部分，形成正面金属电极，完成了平面栅IGBT正面电极连接；
[0050](九)制作背面金属电极10:对N型单晶硅片衬底进行研磨减薄或湿法刻蚀洗净，采用物理淀积或蒸发形成背面金属电极，完成平面栅IGBT背面电特性连接。
[0051]本发明提供的一种具有空穴旁路和发射极集成均流电阻复合结构的平面栅IGBT。在传统的平面栅型IGBT基础上，通过调整N+注入掺杂区域的形状和面积，形成空穴电流旁路和N+掺杂发射区的集成均流电阻复合结构，此结构可以有效抑制IGBT器件的饱和电流，避免过大电流冲击；可以有效抑制IGBT器件的大电流状态下的Latch-up现象，降低空穴电流路径的电阻；可以使得发射极电流更加均匀，避免IGBT器件内局部区域的电流过大；同时还可以维持导通压降较小的变化值。
[0052]最后应当说明的是:以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员依然可以对本发明的【具体实施方式】进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换，均在申请待批的本发明的权利要求保护范围之内。
【权利要求】
1.一种平面栅IGBT，所述平面栅IGBT包括衬底、从上到下依次设置在衬底上的正面金属电极、隔离氧化膜，和平面栅极，平面栅极与衬底之间的P阱区，从上到下依次设置于P阱区内N+型掺杂区和P+型掺杂区，依次设置于衬底背面的背面P+掺杂区和背面金属电极；其特征在于，所述N+型掺杂区为断续的N+掺杂区域，所述断续的N+掺杂区域形状为长方形，长度与宽度比例为3:2，面积为20至30平方微米，所述P+型掺杂区和断续的N+掺杂区域共同形成平面栅IGBT空穴旁路和发射极集成均流电阻复合结构； 所述衬底为均匀掺杂的N型单晶硅片衬底，所述N型单晶硅片衬底包括从上到下依次分布的衬底N-层以及衬底N+层。
2.如权利要求1所述的平面栅IGBT，其特征在于，所述断续的N+掺杂区域的间隔区域的宽度范围为2至6微米，面积为10至20平方微米；其间隔区域的形状为长方形；所述P+型掺杂区的P+注入能量大于N+型掺杂区的N+注入能量，所述P+型掺杂区形成空穴旁路结构，所述断续的N+掺杂区域形成发射极集成均流电阻结构。
3.如权利要求1所述的平面栅IGBT，其特征在于，所述N型单晶硅片衬底包括: A、电场截止FS型衬底:形成方式是先将均匀掺杂的N型单晶硅片进行衬底减薄至所需要的衬底厚度；正面采用氧化和淀积的方式生长保护牺牲层，然后采用离子注入方式进行硅片背面的N型低浓度缓冲区进行掺杂；采用高温长时间热退火方式对N型低浓度缓冲区的杂质进行激活与推结，形成N型低浓度掺杂缓冲区；最后形成终端结构和有源区元胞结构；最后通过掺杂注入形成衬底背面P型电导调制层； 所述N型低浓度掺杂缓冲区的最高掺杂浓度为N型单晶硅片衬底浓度的5e2至le4倍; B、非穿通NPT型衬底:形成方式是先进行终端结构和有源区源胞结构的形成；在IGBT器件表面结构形成后，进行均匀掺杂的N型单晶硅片减薄至所需要的衬底厚度；最后形成衬底背面P型电导调制层掺杂注入。
4.如权利要求1所述的平面栅IGBT，其特征在于，当N型单晶硅片衬底采用软穿通SPT型或电场截止FS型时，所述平面栅IGBT包括位于N型单晶硅片衬底背面的N型低浓度缓冲区；若N型单晶硅片衬底采用非穿通NPT型时，则不需要N型低浓度缓冲区。
5.一种如权利要求1-4中任一项所述的平面栅IGBT的制作方法，其特征在于，所述方法包括下述步骤: (一)对N型单晶硅片衬底预处理:所述N型单晶硅片衬底的N杂质掺杂浓度与厚度需要根据平面栅IGBT不同的击穿电压和正向导通压降进行选择，并通过酸、碱、去离子水超声清洗工序，对N型单晶硅片衬底表面进行化学处理； (二)制作N型低浓度掺杂缓冲区:对均匀掺杂的N型单晶硅片衬底正面采用氧化或淀积的方式生长保护牺牲膜质，在硅片背面采用离子注入方式进行N型低浓度掺杂发缓冲区的杂质生成，再进行温度为1100度至1150度，时间为600分钟至1800分钟的高温长时间退火工艺，进行离子的激活与推结，推结到所需要的深度，形成N型低浓度掺杂缓冲区后去除正面保护牺牲层膜质，若软穿通SPT型或电场截止FS型时需要N型低浓度掺杂缓冲区，若衬底为非穿通NPT型时则不需要N型低浓度掺杂缓冲区； (三)制作平面栅极:对均匀掺杂的N型单晶硅片衬底进行高温氧化的方式，在硅片表面生长0.1至0.2微米的氧化膜，并采用淀积方式生长多晶硅电极，再进行光刻和刻蚀形成平面栅极； (四)制作P阱区:对平面栅极形成的栅极开口通过注入方式进行P型掺杂，再进行高温退火，将P型掺杂推结到4至6微米，形成P阱区； (五)制作N+型掺杂区:通过光刻形成掩膜，对P阱区的多晶开口采用注入方式进行N+掺杂，形成断续的N+掺杂区域，形成N+型掺杂区，保证空穴旁路和集成均流电阻结构的形成； (六)制作平面栅IGBT表面P+型掺杂区:通过淀积方式生长氧化膜，全面反刻形成Spacer结构，采用自对准离子注入方式进行P+掺杂，形成P+型掺杂区； (七)制作平面栅IGBT背面P+掺杂区:若衬底采用软穿通SPT型或者电场截止FS型，在硅片背面采用离子注入方式进行P+掺杂区域的杂质生成，再进行退火工艺，进行离子的激活与推结，推结到0.5至I微米范围内；若衬底采用非穿通NPT型，则在背面金属电极结构前制作背面P+掺杂区； (A)制作正面金属电极:使用化学淀积方式生长硼磷掺杂玻璃膜质，进行平面栅IGBT器件隔离，进行接触孔的光刻和刻蚀形成隔离氧化膜结构，使用物理淀积或蒸发方式生长铝合金，进行金属的光刻和刻蚀，形成正面金属电极，完成了平面栅IGBT正面电极连接； (九)制作背面金属电极:对N型单晶硅片衬底进行研磨减薄或湿法刻蚀洗净，采用物理淀积或蒸发形成背面金属电极，完成平面栅IGBT背面电特性连接。
6.如权利要求5所述的制作方法，其特征在于，所述步骤(一)中，平面栅IGBT的正向导通压降为600V至6500V。
【文档编号】H01L29/06GK104393032SQ201410734307
【公开日】2015年3月4日 申请日期:2014年12月4日 优先权日:2014年12月4日
【发明者】赵哿, 王耀华, 高明超, 刘江, 金锐, 温家良 申请人:国家电网公司, 国网智能电网研究院, 国网浙江省电力公司