低功耗的双向瞬态电压抑制器件的制作方法
【专利摘要】本实用新型公开一种低功耗的双向瞬态电压抑制器件，包括具有第一重掺杂N型区、重掺杂P型区和第二重掺杂N型区的P型单晶硅片，重掺杂P型区与第一重掺杂N型区接触的区域且靠位于重掺杂P型区边缘的四周区域具有第一轻掺杂N型区，此第一轻掺杂N型区的上表面与第一重掺杂N型区的下表面接触，此第一轻掺杂N型区的外侧面与第一沟槽接触；所述重掺杂P型区与第二重掺杂N型区接触的区域且靠位于重掺杂P型区边缘的四周区域具有第二轻掺杂N型区。本实用新型瞬态电压抑制器件在低压隧道击穿模式下，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，从而进一步降低了功耗，避免了器件的局部温升，提高了电路稳定性和可靠性。
【专利说明】
【技术领域】
[0001] 本实用新型涉及一种双向瞬态电压抑制器件，具体涉及一种低功耗的双向瞬态电 压抑制器件。 低功耗的双向瞬态电压抑制器件
【背景技术】
[0002] 瞬态电压抑制器件用于并联于被保护电路两端，处于待机状态，当电路两端受到 瞬态脉冲或浪涌电流冲击，并且脉冲幅度超过TVS的击穿电压时，TVS能以极快的速度把 两端的阻抗由高阻抗变为低阻抗实现导通，并吸收瞬态脉冲。在此状态下，其两端的电压 基本不随电流值变化，从而把它两端的电压箝位在一个预定的数值，该值约为击穿电压的 1. 3?1. 6倍，以而保护后面的电路元件不受瞬态脉冲的影响。
[0003] 现有的TVS的击穿电压在6V到600V之间。一般采用单晶硅中扩散受主、施主杂 质，通过调整单晶硅电阻率控制产品的击穿电压，并以台面玻璃钝化工艺达到需要电特性。
[0004] 正常情况下TVS在电路中处于待机状态，只有在较低的反向漏电流条件下，才能 减少器件功耗。通常在TVS两端施加反向电压VR可测试反向漏电流。反向漏电流基本上 取决于瞬态电压抑制器件的击穿模式，当击穿电压>1〇ν时，击穿模式为雪崩击穿，该模式 下反向漏电流较小，约在luA以下。当击穿电压〈10V时，随着电压的减小，所用单晶的掺杂 浓度提高，击穿模式由雪崩击穿逐步转变为隧道击穿。对普通的台面玻璃钝化工艺来说，低 压TVS反向漏电流会增加几个数量级，一般接近1mA。相应的，其功耗也会增加几个数量级， 该功耗会增加器件的局部温升，导致电路不稳定，严重影响器件工作的稳定性和寿命。
【发明内容】
[0005] 本实用新型提供一种低功耗的双向瞬态电压抑制器件，该双向瞬态电压抑制器件 在低压隧道击穿模式下，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电 流，从而进一步降低了功耗，避免了器件的局部温升，提高了电路稳定性和可靠性。
[0006] 为达到上述目的，本实用新型采用的技术方案是：一种低功耗的双向瞬态电压抑 制器件，包括具有第一重掺杂N型区、重掺杂P型区和第二重掺杂N型区的P型单晶硅片，此 第一重掺杂N型区、第二重掺杂N型区分别位于重掺杂P型区两侧，P型单晶硅片两侧面四 周分别具有第一沟槽、第二沟槽，此第一沟槽位于第一重掺杂N型区四周并延伸至重掺杂P 型区的上部，此第二沟槽位于第二重掺杂N型区四周并延伸至重掺杂P型区的下部；所述第 一沟槽的表面覆盖有第一绝缘钝化保护层，此第一绝缘钝化保护层由第一沟槽底部延伸至 第一重掺杂N型区表面的边缘区域，所述第二沟槽的表面覆盖有第二绝缘钝化保护层，此 第二绝缘钝化保护层由第二沟槽底部延伸至第二重掺杂N型区表面的边缘区域；第一重掺 杂N型区的表面覆盖作为电极的第一金属层，第二重掺杂N型区的表面覆盖作为电极的第 二金属层；
[0007] 其特征在于：所述重掺杂P型区与第一重掺杂N型区接触的区域且位于边缘的四 周区域具有第一轻掺杂N型区，此第一轻掺杂N型区的上表面与第一重掺杂N型区的接触， 此第一轻掺杂N型区的外侧面与第一沟槽接触；所述重掺杂P型区与第二重掺杂N型区接 触的区域且位于边缘的四周区域具有第二轻掺杂N型区，此第二轻掺杂N型区的下表面与 第二重掺杂N型区的接触，此第二轻掺杂N型区的外侧面与第二沟槽接触。
[0008] 上述技术方案中的有关内容解释如下：
[0009] 1.上述方案中，所述第一轻掺杂N型区与重掺杂P型区的接触面为弧形面，所述 第二轻掺杂N型区与重掺杂P型区的接触面为弧形面。
[0010] 2.上述方案中，所述第一轻掺杂N型区的浓度扩散结深大于第一重掺杂N型区的 浓度扩散结深，比值为1. 5~2 :1 ;所述第二轻掺杂N型区的浓度扩散结深大于第二重掺杂N 型区的浓度扩散结深，比值为1. 5~2 :1。
[0011] 由于上述技术方案运用，本实用新型与现有技术相比具有下列优点和效果：
[0012] 本实用新型低功耗的双向瞬态电压抑制器件，其包括具有第一重掺杂N型区、重 掺杂P型区和第二重掺杂N型区的P型单晶硅片，重掺杂P型区与第一重掺杂N型区接触 的区域且靠位于重掺杂P型区边缘的四周区域具有第一轻掺杂N型区，此第一轻掺杂N型 区的上表面与第一重掺杂N型区的下表面接触，此第一轻掺杂N型区的外侧面与第一沟槽 接触，重掺杂P型区与第二重掺杂N型区接触的区域且靠位于重掺杂P型区边缘的四周区 域具有第二轻掺杂N型区，此第二轻掺杂N型区的下表面与第二重掺杂N型区的上表面接 触，此第二轻掺杂N型区的外侧面与第二沟槽接触；在低压（10V以下)TVS在隧道击穿模式 下，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，从而进一步降低了 功耗，避免了器件的局部温升，提高了电路稳定性和可靠性。
【专利附图】
【附图说明】
[0013] 附图1为现有双向瞬态电压抑制器件结构示意图；
[0014] 附图2为本实用新型低功耗的双向瞬态电压抑制器件结构示意图。
[0015] 以上附图中：1、重掺杂P型区；2、第一重掺杂N型区；3、P型单晶硅片；4、第一沟 槽；5、第一绝缘钝化保护层；6、第一金属层；7、第二金属层；8、第一轻掺杂N型区；9、第二 重掺杂N型区；10、第二沟槽；11、第二绝缘钝化保护层；12、第二轻掺杂N型区。
【具体实施方式】
[0016] 下面结合附图及实施例对本实用新型作进一步描述：
[0017] 实施例：一种低功耗的双向瞬态电压抑制器件，包括具有第一重掺杂N型区2、重 掺杂P型区1和第二重掺杂N型区9的P型单晶硅片3,此第一重掺杂N型区2、第二重掺 杂N型区9分别位于重掺杂P型区1两侧，P型单晶硅片3两侧面四周分别具有第一沟槽 4、第二沟槽10,此第一沟槽4位于第一重掺杂N型区2四周并延伸至重掺杂P型区1的上 部，此第二沟槽10位于第二重掺杂N型区9四周并延伸至重掺杂P型区1的下部；所述第 一沟槽4的表面覆盖有第一绝缘钝化保护层5,此第一绝缘钝化保护层5由第一沟槽4底部 延伸至第一重掺杂N型区2表面的边缘区域，所述第二沟槽10的表面覆盖有第二绝缘钝化 保护层11，此第二绝缘钝化保护层11由第二沟槽10底部延伸至第二重掺杂N型区9表面 的边缘区域；第一重掺杂N型区2的表面覆盖作为电极的第一金属层6,第二重掺杂N型区 9的表面覆盖作为电极的第二金属层7 ;
[0018] 所述重掺杂P型区1与第一重掺杂N型区2接触的区域且位于边缘的四周区域具 有第一轻掺杂N型区8,此第一轻掺杂N型区8的上表面与第一重掺杂N型区2的接触，此 第一轻掺杂N型区8的外侧面与第一沟槽4接触；所述重掺杂P型区1与第二重掺杂N型 区9接触的区域且位于边缘的四周区域具有第二轻掺杂N型区12,此第二轻掺杂N型区12 的下表面与第二重掺杂N型区9的接触，此第二轻掺杂N型区12的外侧面与第二沟槽10 接触。
[0019] 上述第一轻掺杂N型区8与重掺杂P型区1的接触面为弧形面，所述第二轻掺杂 N型区12与重掺杂P型区1的接触面为弧形面。
[0020] 上述第一轻掺杂N型区8的浓度扩散结深大于第一重掺杂N型区2的浓度扩散结 深，比值为1. 5~2 :1 ;所述第二轻掺杂N型区12的浓度扩散结深大于第二重掺杂N型区9 的浓度扩散结深，比值为1. 5~2 :。
[0021] 选用高掺杂P型单晶，以获得更低的击穿电压。采用较低浓度的磷源在晶片不同 区域选择性扩散，形成低浓度扩散区，磷源掺杂浓度在1019?1020数量级，扩散温度在 1000?1200°C，该区域与芯片尺寸相关。再在晶片同侧扩散高浓度磷源，形成高浓度扩散 区，磷源掺杂浓度在1〇 21数量级，扩散温度在1240?1260°C。两步扩散通过时间控制，使 得低浓度扩散结深大于高浓度扩散结深，比值约为1. 5?2。第二步进行台面造型，沿低浓 度扩散区进行腐蚀，并通过设计保证侧向腐蚀宽度小于低浓度扩散区宽度。腐蚀深度大于 低浓度扩散结深。第三步通过清洗去除晶片表面颗粒、金属离子、有机物等。第四步进行表 面钝化，采用低压气相沉积、湿氧方法在晶片表面形成之谜的钝化层。最后在晶片表面进行 常规的金属化。最终沿腐蚀槽中心切割。
[0022] 通过控制同一芯片的不同区域结深，且结深不同区域的掺杂浓度不同，使得这些 区域在工作中具有不同的击穿场强，在表面区域是低浓度扩散PN结，该区域击穿场强最 小，因此漏电流大幅度可减小，在芯片体内是高浓度扩散结，该结基本为一个平面，可确保 芯片要求的击穿电压；2、通过采用多晶硅钝化+氧化工艺，该工艺制作的低压瞬态电压抑 制器件的漏电流比用正常工艺制作的低压瞬态电压抑制器件的漏电流地一个数量级。在此 工艺条件下，反向漏电流可以控制在〇. 2mA以下，下降幅度可达60%。
[0023] 上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术 的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。 凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之 内。
【权利要求】
1. 一种低功耗的双向瞬态电压抑制器件，包括具有第一重掺杂N型区（2)、重掺杂P型 区（1)和第二重掺杂N型区（9)的P型单晶硅片（3)，此第一重掺杂N型区（2)、第二重掺杂 N型区（9)分别位于重掺杂P型区（1)两侧，P型单晶硅片（3)两侧面四周分别具有第一沟 槽（4)、第二沟槽（10)，此第一沟槽（4)位于第一重掺杂N型区（2)四周并延伸至重掺杂P型 区（1)的上部，此第二沟槽（10)位于第二重掺杂N型区（9)四周并延伸至重掺杂P型区（1) 的下部；所述第一沟槽（4)的表面覆盖有第一绝缘钝化保护层（5)，此第一绝缘钝化保护层 (5)由第一沟槽（4)底部延伸至第一重掺杂N型区（2)表面的边缘区域，所述第二沟槽（10) 的表面覆盖有第二绝缘钝化保护层（11 )，此第二绝缘钝化保护层（11)由第二沟槽（10)底 部延伸至第二重掺杂N型区（9)表面的边缘区域；第一重掺杂N型区（2)的表面覆盖作为 电极的第一金属层（6)，第二重掺杂N型区（9)的表面覆盖作为电极的第二金属层（7); 其特征在于：所述重掺杂P型区（1)与第一重掺杂N型区（2)接触的区域且位于边缘 的四周区域具有第一轻掺杂N型区（8)，此第一轻掺杂N型区（8)的上表面与第一重掺杂N 型区（2)的接触，此第一轻掺杂N型区（8)的外侧面与第一沟槽（4)接触；所述重掺杂P型 区（1)与第二重掺杂N型区（9)接触的区域且位于边缘的四周区域具有第二轻掺杂N型区 (12)，此第二轻掺杂N型区（12)的下表面与第二重掺杂N型区（9)的接触，此第二轻掺杂N 型区（12)的外侧面与第二沟槽（10)接触。
2. 根据权利要求1所述的双向瞬态电压抑制器件，其特征在于：所述第一轻掺杂N型 区（8)与重掺杂P型区（1)的接触面为弧形面，所述第二轻掺杂N型区（12)与重掺杂P型 区（1)的接触面为弧形面。
3. 根据权利要求1或2所述的双向瞬态电压抑制器件，其特征在于：所述第一轻掺杂N 型区（8)的浓度扩散结深大于第一重掺杂N型区（2)的浓度扩散结深，比值为1. 5~2 :1 ;所 述第二轻掺杂N型区（12)的浓度扩散结深大于第二重掺杂N型区（9)的浓度扩散结深，t匕 值为1. 5?2 :1。
【文档编号】H01L29/06GK203895453SQ201420191762
【公开日】2014年10月22日 申请日期:2014年4月18日 优先权日:2014年4月18日
【发明者】管国栋, 孙玉华 申请人:苏州固锝电子股份有限公司