一种高电子迁移率晶体管的制作方法

本发明属于半导体器件领域，特别涉及一种高电子迁移率晶体管。

背景技术：

高电子迁移率晶体管器件(化合物半导体器件)，由于其高电子饱和速度、高击穿电压、高电子迁移率，使其适用于高温、高频、抗辐射以及高功率等各领域应用，是射频和微波应用中最具应用潜力的半导体器件之一。而现有高电子迁移率晶体管器件中，氮化镓基高电子迁移率晶体管因其优良的性能得到广泛的关注和研究。

目前，铝镓氮/氮化镓(algan/gan)异质结高电子迁移率晶体管(hemt)作为常用氮化镓基高电子迁移率晶体管，其结构的剖面示意图如图1所示，包括衬底1、衬底上依次生长的成核层2、沟道层3、势垒层4，势垒层上分别为源极5、栅极6、漏极7，以及源极与栅极、栅极与漏极之间的钝化层8、9，其中源极和漏极与势垒层形成欧姆接触，栅极与势垒层形成肖特基接触。当器件工作于一定的偏执条件下时，由于器件耗散功率及其导热性能较差的衬底，在导电沟道上会积累大量的热量，热量得不到及时移除，必然会引起自热效应。轻微的自热效应会导致电流输出能力和附加功率效率降低，以及输出端跨到的降低，从而导致器件的射频、微波性能的严重退化；严重的自热效应还会导致器件的功能失效，缩短器件的使用寿命甚至烧毁器件。因此，针对氮化镓基高电子迁移率晶体管的自热效应进行优化设计成为了我们研究的重点。

技术实现要素：

本发明的目的是为了克服目前高电子迁移率晶体管的自热效应，提供了一种高电子迁移率晶体管。本发明在栅极与钝化层之间添加一种高热导率材料，形成高热导率材料层，通过该高热导率材料层将栅极附近有源区的热能传导到器件的表面，从而有效降低器件有源区的温度，实现器件沟道温度的降低，改善器件的电气特性，使得器件可以在更高温度、更高功率下正常工作，提高器件的可靠性。

本发明采用的技术方案为：一种高电子迁移率晶体管，包括衬底、衬底以上依次生长的成核层、沟道层、势垒层，以及势垒层上的源极、栅极、漏极、源极与栅极之间及栅极与漏极之间的钝化层；其特征在于，栅极与钝化层之间还设有高热导率材料层，高热导率材料层与势垒层接触。

具体所述衬底采用碳化硅材料，成核层为氮化铝层，沟道层为氮化镓层，势垒层为铝镓氮势垒层；源极、栅极、漏极、源极与栅极及栅极与漏极之间的钝化层分别位于铝镓氮势垒层上，其中钝化层为氮化硅材料。

综上，所述源极和漏极与势垒层形成欧姆接触，栅极与势垒层形成肖特基接触。所述的高热导率材料层是金刚石晶体、氮化铝、氧化铍、正立方氮化硼或是上述多种高热导率材料的多重薄层；一般要求材料的热导率k值大于100[w/(m·k)]，所采用材料的热导率越高，越有助于克服高电子迁移率晶体管的自热效应。所述的高热导率材料层与钝化层接触面可以是垂直面、斜面或阶梯状表面。

本发明提供的高电子迁移率晶体管，高热导率材料层与有源层(势垒层)直接接触，通过热传导作用，将栅极附近的热能传导到器件的表面；由于该高热导率材料具有非常高的导热系数，可以将栅极附近的热点(温度的最高值点)变得相对平缓，同时大幅度的将栅极附近的温度降低；并且有源区的热能有很大一部分直接经由高热导率材料层导出，衬底以及成核层和沟道层的温度都会明显的降低，从而确保了该器件可以在更高的温度以及更大的功率条件下正常运行，在一定程度上确保了器件的可靠性。

附图说明

图1是铝镓氮/氮化镓(algan/gan)异质结高电子迁移率晶体管的剖面结构示意图。

图2是铝镓氮/氮化镓异质结高电子迁移率晶体管的有源区的温度分布示意图，其中y(um)表示以源极为零点，到漏极之间的距离。

图3是铝镓氮/氮化镓异质结高电子迁移率晶体管的剖面温度分布示意图。

图4是本发明实施例1高电子迁移率晶体管的剖面结构示意图。

图5是本发明实施例1高电子迁移率晶体管的有源区的温度分布示意图，其中y(um)表示以源极为零点，到漏极之间的距离。

图6是本发明实施例1高电子迁移率晶体管的剖面温度分布示意图。

图7、图8是本发明其他实施方式高电子迁移率晶体管剖面结构示意图。

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方案。

实施例1

本实施例高电子迁移率晶体管的结构示意图如图4所示，衬底采用碳化硅材料，厚度为70微米；衬底上外延生长厚度为10微米氮化铝层，作为成核层；氮化铝层层上外延生长厚度2微米的氮化镓层，作为沟道层；然后在氮化镓层上外延生长厚度为25纳米的铝镓氮势垒层；源极、栅极、漏极、源极与栅极及栅极与漏极之间的钝化层分别位于铝镓氮势垒层上，其中钝化层为氮化硅材料；栅极两侧与氮化硅钝化层之间设置高热导率材料层为金刚石，厚度为0.4微米。

使用有限元软件对该高电子迁移率晶体管进行模拟仿真，其中衬底底面温度设置为常温300k，四个侧面全部设置为绝缘条件，顶部设置为开边界，开边界的初始温度为300k，即当上表面温度高于300k时，可以与外界进行换热。由于氮化镓高电子迁移率晶体管的功耗主要分布于栅极附近，则在模拟仿真过程中设定热源在栅极下面的有源区。在相同参数条件下，传统铝镓氮/氮化镓(algan/gan)异质结高电子迁移率晶体管在功耗为0.5w的条件下，最高沟道温度为386k，相比于衬底下表面的温度，最大沟道温度升高了86k，如图2、图3所示；而本发明高电子迁移率晶体管在相同的功耗条件下，最高沟道温度为365k，并且在最高温度两侧温度变化趋势比较平缓，如图5、图6所示。同时，仿真结果表明，当器件的沟道的最高温度达到386k的时候，传统铝镓氮/氮化镓异质结高电子迁移率晶体管功耗为0.5w，而本发明提供的高电子迁移率晶体管的功耗为0.65w，表明器件的自热效应明显改善。由此可以看出，本发明提供的高电子迁移率晶体管有效降低了栅极附近的沟道温度，改善了高电子迁移率晶体管的自热效应，从而提高了高电子迁移率晶体管在高温、大功率条件下工作稳定性。

其他实施方式中，由于高电子迁移率晶体管的热点(器件沟道的最高温度点)处于栅极偏漏极一侧，所以高热导率材料层可仅设置于栅极偏漏极一侧，如图7所示。另外，高热导率材料层与钝化层接触面可以是垂直面、斜面或阶梯状表面，如图7、图8所示。

技术特征：

技术总结
本发明属于半导体器件领域，特别涉及一种高电子迁移率晶体管。针对氮化镓基高电子迁移率晶体管的自热效应进行优化设计，其技术方案为：一种高电子迁移率晶体管，包括衬底、衬底以上依次生长的成核层、沟道层、势垒层，以及势垒层上的源极、栅极、漏极、源极与栅极之间及栅极与漏极之间的钝化层；其特征在于，栅极与钝化层之间还设有高热导率材料层，高热导率材料层与势垒层接触。本发明通过高热导率材料层将栅极附近有源区的热能传导到器件的表面，从而有效降低器件有源区的温度，实现器件沟道温度的降低，改善器件的电气特性，使得器件可以在更高温度、更高功率下正常工作，提高器件的可靠性。

技术研发人员：刘梅
受保护的技术使用者：刘梅
技术研发日：2017.07.19
技术公布日：2019.01.29