一种耗尽型碳化硅双极器件结构及制作方法与流程

1.本发明涉及功率半导体技术领域，尤其涉及一种耗尽型碳化硅双极器件结构及制作方法。


背景技术：

2.碳化硅（sic），是新型宽禁带半导体材料，以其制作的器件具有耐高温、抗辐射、开关速度快、工作频率高的优点，在高压功率半导体技术领域应用广泛。碳化硅材料虽然能够大幅提升半导体器件的性能，但是在器件设计和工艺上仍然存在非常多的挑战，如栅氧可靠性、沟槽工艺、欧姆接触等。
3.近年来，sic mosfet器件产品陆续出现在功率半导体市场中，因具有较低的导通电阻以及较快的开关速度，在新能源汽车、光伏太阳能逆变器等领域有广阔的应用前景。sic mosfet作为单极型器件，mosfet的漂移区电阻随阻断电压成平方关系增加，阻断电压在10kv及以上时，sic mosfet的导通电阻会由于其单极特性而迅速提高，在高压大电流领域的应用受到限制。
4.沟槽型sic mosfet虽然比平面sic mosfet减少fet区域的电阻，但由于碳化硅栅氧层材料薄膜生长工艺不成熟，特别是在高压mosfet器件结构中，栅氧层质量对器件的载流子迁移率以及栅氧可靠性有非常重要的影响。耐压能力在10kv及以上的沟槽栅sic mosfet器件目前仍然没有被开发出来，主要原因为：在10kv及以上高压条件下，sic栅氧层质量非常不可靠，沟槽栅结构下的栅氧所承受的电场远高于材料的临界击穿场强，因此现有的sic功率器件在高压条件下可靠性低。
5.另外，由于igbt结构在导通条件下pn结的电导调制效应，使igbt器件在大电流导通状态下的仍具有较低的导通电阻，因此igbt结构在解决高压大电流的方面有较大的优势。sic igbt可轻松实现10kv及以上的耐压能力，在高压电网、轨道交通等高压电力输送领域有重要应用前景。但是对于sic igbt器件而言，由于sic的pn结导通压降约为2.7v，在大电流的条件下，sic igbt仍具有较高的导通损耗，并且sic igbt在应用过程中需要反并联外接一个快恢复二极管，器件成本高，可靠性低。


技术实现要素：

6.本发明的目的在于解决背景技术中的至少一个技术问题，提供一种耗尽型碳化硅双极器件结构及制作方法。
7.为实现上述发明目的，本发明提供一种耗尽型碳化硅双极器件结构，包括：n型缓冲层；n-型漂移层，形成在所述n型缓冲层上，并且其远离所述n型缓冲层的一侧具有两个对称的沟槽结构；p型掺杂区，形成在所述n-型漂移层的两个所述沟槽结构的侧壁和底部；p+欧姆接触区，形成在所述p型掺杂区上；
n+欧姆接触区，形成在所述n-型漂移层和所述p型掺杂区上；绝缘介质层，形成在所述 p型掺杂区的侧壁上；栅极金属层，形成在所述p+欧姆接触区上；发射极金属层，形成在所述所述n+欧姆接触区上；还包括：n+型衬底层；n+离子注入区，形成在所述n+型衬底层下方；p+离子注入区，所述p+离子注入区和所述n+离子注入区沿所述n+型衬底层的长度方向相间地形成在所述n+型衬底层下方；肖特基金属接触区，对应形成在所述n+离子注入区下方；欧姆接触区，对应形成在所述p+离子注入区下方；集电极金属层，形成在所述肖特基金属接触区和所述欧姆接触区的下方。
8.根据本发明的一个方面，所述集电极金属层由金属ti、ni或ag形成。
9.根据本发明的一个方面，所述肖特基金属接触区由金属材料ti、pt、sb、co或mo形成。
10.根据本发明的一个方面，所述n+型衬底层的厚度为50-200μm。
11.根据本发明的一个方面，所述n型缓冲层的厚度为0.5-2μm。
12.根据本发明的一个方面，所述n-型漂移层的厚度为3-150μm。
13.根据本发明的一个方面，所述p型掺杂区为p型参杂sic层，通过离子注入al离子形成。
14.根据本发明的一个方面，所述绝缘介质层由sio2、sin或hfo形成。
15.根据本发明的一个方面，所述栅极金属层和所述发射极金属层均由金属al形成。
16.为实现上述目的，本发明还提供一种制备上述耗尽型碳化硅双极器件结构的方法，包括：s01,在n+型衬底层上外延所述n型缓冲层，在所述n型缓冲层上外延所述n-型漂移层；s02,在所述n-型漂移层蚀刻出沟槽结构，并在所述沟槽结构的侧壁和底部注入高能al离子，形成所述p型掺杂区；s03,在所述n-型漂移层上注入n型离子，形成n+欧姆接触区；s04,在所述p型掺杂区上注入p型离子，形成所述p+欧姆接触区；s05,分别对所述n-型漂移层和所述p型掺杂区离子注入后，对器件进行高温退火，退火温度为1600℃至2000℃；s06,在所述沟槽结构的侧壁生长所述绝缘介质层；s07,分别在所述p+欧姆接触区上和所述n+欧姆接触区上淀积金属al形成所述栅极金属层和所述发射极金属层；s08,对所述n+型衬底层远离所述n型缓冲层的一侧进行减薄；s09,对所述n+型衬底层远离所述n型缓冲层的一侧注入p型离子，形成所述p+离子注入区，所述n+型衬底层上未注入p+型离子的部分形成所述n+离子注入区；s10,在所述n+离子注入区远离所述n型缓冲层的一侧沉积肖特基金属材料，形成
所述肖特基金属接触区，在所述p+离子注入区远离所述n型缓冲层的一侧做欧姆接触形成所述欧姆接触区；s11,在所述肖特基金属接触区和所述欧姆接触区远离所述n型缓冲层的一侧沉积金属材料形成所述集电极金属层。
17.根据本发明的方案，本发明包括前级部分和后级部分，前级部分位于本器件结构的上部，前级部分包括n型缓冲层、n-型漂移层、 p型掺杂区、p+欧姆接触区、n+欧姆接触区、绝缘介质层、栅极金属层和发射极金属层在内的碳化硅jfet结构；后级部分位于本器件结构的下部，后级部分包括n+型衬底层、集电极金属层、欧姆接触区、肖特基金属接触区、n+离子注入区、p+离子注入区，在后级部分中，n+型衬底层、n+离子注入区、肖特基金属接触区和集电极金属层形成肖特基二极管结构；n+型衬底层、p+离子注入区、欧姆接触区和集电极金属层形成pn结二极管结构，并且肖特基二极管结构和pn结二极管结构沿集电极金属层的长度方向相间布置。其中n型缓冲层与n+型衬底层连接，用于串联前级部分和后级部分。在前级部分引入碳化硅jfet结构，使本发明具备碳化硅jfet结构的高耐压和低导通损耗的优点。
18.根据本发明的方案，本发明的前级部分引入碳化硅jfet结构，利用碳化硅jfet可实现多级串联的特性，实现了碳化硅jfet结构、肖特基二极管结构和pn结二极管结构的多级组合设计，并且不会引入较大的串联电阻。
19.根据本发明的方案，本发明前级部分引入了碳化硅jfet结构的基础上，后级部分采用肖特基二极管结构和pn结二极管结构的组合设计，利用碳化硅jfet的常开特性，可有效降低器件的沟道电阻。进一步地，在碳化硅jfet结构的底部引入肖特基二极管结构及pn结二极管结构的横向交替式排列设计，兼具pn结二极管的电导调制效应及肖特基二极管的低导通损耗及快反向恢复能力，能够进一步降低本发明的导通电阻。
20.根据本发明的方案，本发明在低电压导通状态下，肖特基二极管结构导通，并且肖特基二极管结构作为主要的电流通道；在器件的集电极金属层-发射极金属层两端电压超过sic pn结的开启电压，pn结二极管结构导通，对本发明进行电导调控，进一步降低本发明的导通电阻。同时，通过本发明上述结构的设计，简化双极型功率开关器件如igbt需要外接反并联二极管的设计，在提升器件动态性能的同时，进一步降低了器件的成本。
附图说明
21.图1示意性表示根据本发明的一种实施方式的实施方式的耗尽型碳化硅双极器件结构图；图2示意性表示本发明在较低电压下的导通电流流向；图3示意性表示本发明在较高电压（vce＞2.7v）下的导通电流流向；图4、图5、图6和图7分别表示在制备该耗尽型碳化硅双极器件结构的不同状态下的结构图；图8示意性表示根据本发明的另一种实施方式的实施方式的耗尽型碳化硅双极器件结构图；图中：100-前级部分；110-n型缓冲层，120-n-型漂移层，121-沟槽结构，122-p型掺杂区，123-n+欧姆接
触区，124-p+欧姆接触区，130-绝缘介质层，140-栅极金属层，150-发射极金属层；200-后级部分；210-肖特基二极管结构，211-n+离子注入区，212-肖特基金属接触区，220-pn结二极管结构，221-p+离子注入区，222-欧姆接触区，230-集电极金属层，240-n+型衬底层。
具体实施方式
22.现在将参照示例性实施例来论述本发明的内容。应当理解，论述的实施例仅是为了使得本领域普通技术人员能够更好地理解且因此实现本发明的内容，而不是暗示对本发明的范围的任何限制。
23.如本文中所使用的，术语“包括”及其变体要被解读为意味着“包括但不限于”的开放式术语。术语“基于”要被解读为“至少部分地基于”。术语“一个实施例”和“一种实施例”要被解读为“至少一个实施例”。
24.图1示意性表示根据本发明的一种实施方式的耗尽型碳化硅双极器件结构图。如图1所示，在本实施例方式中耗尽型碳化硅双极器件结构，包括前级部分100和后级部分200，前级部分100位于本器件结构的上部，前级部分100包括n型缓冲层110、n-型漂移层120、p型掺杂区122、p+欧姆接触区124、n+欧姆接触区123、绝缘介质层130、栅极金属层140和发射极金属层150在内的碳化硅jfet结构，具体地，由下到上依次为n型缓冲层110，n-型漂移层120，位于n-型漂移层120的两侧的p型掺杂区122、p+欧姆接触区124、绝缘介质层130，以及栅极金属层140，顶部是n+欧姆接触区123和发射极金属层150。在前级部分100引入碳化硅jfet结构，使本发明具备碳化硅jfet结构的高耐压和低导通损耗的优点。
25.如图1所示，后级部分200位于本器件结构的下部，后级部分200由上到下依次为：n+型衬底层240、n+离子注入区211和p+离子注入区221、欧姆接触区222和肖特基金属接触区212、集电极金属层230，在后级部分200中，n+型衬底层240、n+离子注入区211、肖特基金属接触区212和集电极金属层230形成肖特基二极管结构210；n+型衬底层240、p+离子注入区221、欧姆接触区222和集电极金属层230形成pn结二极管结构220，并且肖特基二极管结构210和pn结二极管结构220沿集电极金属层230的长度方向相间布置。其中n型缓冲层110和n+型衬底层240连接，用于串联前级部分100和后级部分200。本发明的前级部分100引入碳化硅jfet结构，利用碳化硅jfet可实现多级串联的特性，实现了碳化硅jfet结构、肖特基二极管结构210和pn结二极管结构220的多级组合设计，并且不会引入较大的串联电阻。后级部分200采用肖特基二极管结构210和pn结二极管结构220的组合设计，利用碳化硅jfet的常开特性，可有效降低器件的沟道电阻。进一步地，在碳化硅jfet结构的底部引入肖特基二极管结构210及pn结二极管结构220的横向交替式排列设计。由于pn结二极管在导通之后，会有少数空穴载流子注入到n-型漂移层120，产生电导调制效应，可大幅降低器件的导通电阻。此外，肖特基二极管是单极器件，且器件正向开启电压小，因此具有低导通损耗及快反向恢复能力。本发明利用pn结二极管与肖特基二极管的组合，兼具pn结二极管的电导调制效应及肖特基二极管的低导通损耗及快反向恢复能力，能够进一步降低本发明的导通电阻。
26.在本发明的一些实施例中，如图1所示，耗尽型碳化硅双极器件结构包括前级部分100和后级部分200，前级部分100为碳化硅jfet结构，后级部分200由上到下依次为：n+型衬
底层240、n+离子注入区211和p+离子注入区221、欧姆接触区222和肖特基金属接触区212、集电极金属层230；n+型衬底层240、p+离子注入区221、欧姆接触区222和集电极金属层230形成pn结二极管结构220，n+型衬底层240、n+离子注入区211、肖特基金属接触区212、集电极金属层230形成特基二极管结构210，其中两个肖特基二极管结构210分别位于pn结二极管结构220的两侧。
27.在本发明的一些实施例中，如图8所示，耗尽型碳化硅双极器件结构包括前级部分100和后级部分200，前级部分100为碳化硅jfet结构，后级部分200由上到下依次为：n+型衬底层240、n+离子注入区211和p+离子注入区221、欧姆接触区222和肖特基金属接触区212、集电极金属层230；在后级部分200中，n+型衬底层240、n+离子注入区211、肖特基金属接触区212和集电极金属层230形成肖特基二极管结构210；n+型衬底层240、p+离子注入区221、欧姆接触区222和集电极金属层230形成pn结二极管结构220，其中，多个肖特基二极管结构210和多个pn结二极管结构220沿集电极金属层230的长度方向相间布置。
28.如图2所示，本发明在低电压导通状态下，肖特基二极管结构210导通，并且肖特基二极管结构210作为主要的电流通道。电流从集电极金属层230经肖特基金属接触区212、n+离子注入区211、n+型衬底层240、n型缓冲层110、n-型漂移层120、n+欧姆接触区123导到发射极金属层150。
29.如图3所示，在器件的集电极金属层230-发射极金属层150两端电压超过sic pn结的开启电压，即2.7v左右，pn结二极管结构220导通，对本发明进行电导调控，进一步降低本发明的导通电阻。电流从集电极金属层230分别经肖特基金属接触区212、n+离子注入区211和欧姆接触区222、p+离子注入区221汇入n+型衬底层240，再经n型缓冲层110、n-型漂移层120、n+欧姆接触区123导到发射极金属层150。同时，通过本发明上述结构的设计，简化双极型功率开关器件如igbt需要外接反并联二极管的设计，在提升器件动态性能的同时，进一步降低了器件的成本。
30.具体的，在本实施方式中，集电极金属层230由金属ti、ni或ag形成，形成集电极导电。
31.肖特基金属接触区212通过沉积肖特基金属材料，包括但不限于ti、pt、sb、co或mo形成。
32.n+型衬底层（240）的厚度为50-200μm。
33.n型缓冲层110的厚度为0.5-2μm。
34.n-型漂移层120的厚度为3-150μm。
35.p型掺杂区122为p型参杂sic层，通过离子注入al离子形成。
36.绝缘介质层130由sio2、sin或hfo形成。
37.栅极金属层140和发射极金属层150通过淀积金属al形成，形成栅极导电或发射极导电。
38.进一步地，为了实现上述目的，本发明还提供一种制备上述耗尽型碳化硅双极器件结构的方法，图4、图5、图6和图7分别表示在制备该耗尽型碳化硅双极器件结构的不同状态下的结构图，结合图4至图7所示，上述方法包括以下步骤：s01, 如图4所示，在n+型衬底层240上外延n型缓冲层110，在n型缓冲层110上外延n-型漂移层120，n+型衬底层240的掺杂浓度为c1, n型缓冲层110的掺杂浓度为c2, n-型漂
移层120的掺杂浓度为c3；n+型衬底层240、n型缓冲层110和n-型漂移层120均为n型掺杂；其中，c1＞1e19 cm-3
，e18 cm-3
≤c2≤1e19 cm-3
，1e14 cm-3
≤c3＜1e18 cm-3
；n型缓冲层110的厚度为0.5-2μm，n-型漂移层120的厚度为3-150μm；s02, 如图5所示，在n-型漂移层120蚀刻出沟槽结构121，并在沟槽结构121的侧壁和底部注入高能al离子，形成p型掺杂区122，其中p型掺杂区122的注入能量为100 kev至800 kev，注入剂量为1e11 cm-3
至1e14 cm-3
；s03, 如图5所示，在n-型漂移层120上注入n型离子，形成n+欧姆接触区123，其中，n+欧姆接触区123采用n离子注入，注入能量为30kev至200kev，注入剂量为1e12 cm-3
至1e15 cm-3
；s04, 如图5所示，在p型掺杂区122上注入p型离子，形成p+欧姆接触区124，其中，p+欧姆接触区124采用垂直和倾斜al离子注入相结合，注入能量为30 kev至200 kev，注入剂量为1e12 cm-3
至1e15 cm-3
；s05, 如图5所示，分别对n-型漂移层120和p型掺杂区122离子注入后，对器件进行高温退火，退火温度为2400℃至2000℃，退火时间5分钟至100分钟；s06, 如图5所示，在沟槽结构121的侧壁生长绝缘介质层130，生长方式包括化学气相沉积和热氧生长，绝缘介质层130材料包括但不限于sio2、sin、hfo等，进一步地，在完成生长绝缘介质层130后需要去除侧壁以外多余的绝缘介质；s07, 如图5所示，分别在p+欧姆接触区124上和n+欧姆接触区123上淀积金属al形成栅极金属层140和发射极金属层150；s08, 如图6所示，对n+型衬底层240远离n型缓冲层110的一侧进行减薄，减薄后的n+型衬底层240的厚度为50-200μm。通过减薄工艺能够进一步地降低本发明的导通电阻。其中，n+型衬底层240减薄方式包括：化学蚀刻、机械抛光、研磨等方式，进一步地，在完成n+型衬底层240减薄后，还需要进行n+型衬底层240的损伤修复，修复方式为激光退火；s09, 如图7所示，对n+型衬底层240远离n型缓冲层110的一侧通过掩膜阻挡，蚀刻出p型注入区221的位置，然后对p型注入区221的注入位置注入p型离子，形成p+离子注入区221，n+型衬底层240上未注入p+型离子的部分形成n+离子注入区211，其中p型离子的注入能量为400 kev至1000 kev，注入剂量在1e14 cm-3
至5e15 cm-3
，进一步地，离子注入完成后需要对p+离子注入区221进行快速激光退火，修复离子注入所造成的晶格损伤、激活掺杂杂质；s10, 如图1所示，在n+离子注入区211远离n型缓冲层110的一侧沉积肖特基金属材料，形成肖特基金属接触区212，在p+离子注入区221远离n型缓冲层110的一侧做欧姆接触形成欧姆接触区222，其中沉积的肖特基金属材料包括但不限于ti、pt、sb、co、mo等；s11, 如图1所示，在肖特基金属接触区212和欧姆接触区222远离n型缓冲层110的一侧沉积金属材料形成集电极金属层230，其中沉积的金属材料为ti、ni或ag。
39.最后说明的是，以上优选实施例仅用以说明本发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。