专利名称:具有直径控制的接触的多位相变随机存取存储器(pram)及其制造和编程方法
技术领域：
本发明涉及相变随机存取存储器(PRAM)及其制造和编程方法，更具体，涉及包括具有控制的直径的接触的PRAM及其制造和编程方法。
背景技术：
近年来发展了相变存储器件。相变存储器件具有当中断其电源时保持所存储的数据的非易失特性。相变存储器件的单位单元使用相变材料作为数据存储介质。相变材料具有两个稳定状态，即非晶态和晶体态，这由通过所施加的电流提供到单元结构的热来控制。通常所知的相变或硫族元素材料是Ge、Sb和Te的化合物，通常称为GST材料(Ge-Sb-Te)。具体地，GST材料的一种是Ge2Sb2Te5。
当在接近于材料的熔点的温度加热GST材料短时间，然后迅速地冷却或淬火时，GST材料在其非晶状态。如果在低于熔点的晶化温度下加热GST材料长时间并缓慢冷却，GST处于其晶体状态。非晶GST具有比晶体GST更高的特定阻抗。因此，可以通过感测流过相变材料的电流量来确定在相变存储单元中所存储的信息是逻辑“1”还是“0”。
焦耳热用作施加到相变材料的热。即，当将电流施加到连接到相变材料的电极上时，从电极产生焦耳热，并提供到相变材料。提供到相变材料的热的温度取决于所施加的电流的量。
图1是说明传统相变存储单元的结构的截面图。参照图1，在半导体衬底上形成下绝缘层102。在下绝缘层102上形成上绝缘层122。通过下绝缘层102形成第一接触孔105，并且在上绝缘层122中形成第二接触孔125。第二接触孔125包含导电的上或顶接触插塞127，该接触插塞127由导电材料例如钨(W)、铝(Al)或铜(Cu)制成。第一接触孔105包含导电的下或底接触插塞和加热器113a，由导电材料例如TiAlN、TiN或其他材料构成。
硫化物GST相变材料115的层形成在下绝缘层102上的上绝缘层122中。由例如TiN、TaN、WN的材料或相似材料构成的导电上电极119形成在GST相变材料115的表面上。相变材料115在其底表面电连接到下插塞或加热器113a，并且在其顶表面电连接到上电极119和上接触插塞127。由导电材料例如W、Al、Cu或相似材料构成的导电金属图形129连接到上接触插塞127和上电极119。
当编程存储单元时，电流施加到金属图形129和底接触及加热器113a之间的结构。由于电流通过加热器113a，所得的热影响在可编程的体积或区域117中的GST材料115的状态。基于所施加的编程状态，可编程体积117中的GST材料呈现晶体状态或非晶状态。例如，为了将可编程体积编程为晶体状态，可以通过将大约0.56mA的电流流过材料而将GST材料加热到大约150度C，并将其冷却大约500ns。例如，为了将可编程体积编程为非晶状态，可以通过将大约1.2mA的电流流过材料而将GST材料加热到大约620度C，并将其冷却大约4-5ns。
图2A包括图1的存储单元的原理图，以及图2B是其中使用图1的存储单元的电路的等效电路图。参照图2A和2B，来自位线BL的电流通过上电极119和GST相变材料115，以将可编程体积117编程为期望的状态。GST相变材料115指示为可变阻抗。字线用于控制晶体管121来使能编程工序。通过加热器113a的电流加热GST相变材料115，以将可编程体积117编程为期望的状态。在一个例子结构中，当可编程体积117处于非晶状态时，将存储单元编程为逻辑0状态，并且当可编程体积117处于晶体状态时，将存储单元编程为逻辑1状态。
上述的存储单元可以节省两个可能的状态之一，即，逻辑0状态和逻辑1状态。通常，制造能够存储多于两个可能状态之一以增加存储器的数据存储容量的多位存储器单元是有益的。已经开发了多位PRAM，其使用可编程体积的混合状态，以在单元中存储多于一位的信息。通常，可以将可编程体积编程为三个可能状态之一。在称为完全重置状态的第一状态中，整个可编程体积被编程为非晶状态。在称为完全设置状态的第二状态中，整个可编程体积被编程为晶体状态。在第三状态中，部分可编程体积被编程为晶体状态，并且另一部分可编程体积被编程为非晶状态。
在这种类型的混合器件中，通过控制编程电流的幅度和/或再除去编程电流之后的淬火时间来控制可编程体积的体积分数X，即非晶状态的可编程体积的分数。通常，体积分数X是0和1之间的数。在完全重置状态，X＝1，以及在完全设置状态下，X＝0。在混合或结合状态下，X在0和1之间，即，0＜X＜1。因此，理论上，混合存储器单元可以存储三种可能值。然而，实际上，这种类型的器件非常难以编程。通过编程工序，不能准确地控制体积分数，导致非常高的编程误差，并且结果是非常低的编程可靠性。
发明内容根据第一方面，本发明涉及相变随机存取存储器件(PRAM)。该器件包括硫化物元件，该硫化物元件包括能够根据加热电流的施加而呈现晶体状态或非晶状态的材料。第一接触连接到硫化物元件的第一区域，并具有第一横截面。第二接触连接到硫化物元件的第二区域，并具有第二横截面。在硫化物元件的第一区域中限定硫化物材料的第一可编程体积，根据与第一接触相关的阻抗来编程第一可编程体积的状态。在硫化物元件的第二区域中限定硫化物材料的第二可编程体积，根据与第二接触相关的第二阻抗来编程第二可编程体积的状态。
在一个实施例中，形成第一接触的材料的阻抗率不同于形成第二接触的材料的阻抗率。
在一个实施例中，形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率基本相同。
在一个实施例中，第一和第二接触由不同的材料制成。
在一个实施例中，第一和第二接触由基本相同的材料制成。
在一个实施例中，PRAM器件还包括第二硫化物元件，该第二硫化物元件包括在第二硫化物元件的第三区域中限定的第三可编程体积。第一和第二接触之一可以连接到第二硫化物元件的第三区域，根据与连接到第三区域的第一接触和第二接触之一相关的阻抗来编程第三可编程体积的状态。形成第一接触的材料的阻抗率可以与形成第二接触的材料的阻抗率不同。第一和第二接触可以由不同材料制成。第一和第二接触的至少一个可具有多于一个的横截面。第一和第二接触的至少一个具有锥形形状。形成第一接触的材料的阻抗率可以与形成第二接触的材料的阻抗率不同。第一和第二接触可以由不同材料制成。在一个实施例中，PRAM器件进一步包括第三接触，该第三接触具有第三横截面并连接到第二硫化物元件的第四区域，第二硫化物元件的第四区域包括第四可编程体积，根据与连接到第四区域的第三接触相关联的阻抗，编程第四可编程体积的状态。第三横截面可以与第一和第二横截面之一相同。第三横截面可以与第一和第二横截面之一不同。形成第三接触的材料的阻抗率可以不同于形成第一和第二接触之一的材料的阻抗率。第三接触和至少一个第一和第二接触可以由不同的材料形成。第三接触可具有多于一个的横截面。第三接触可具有锥形形状。
在一个实施例中，PRAM器件可以存储具有多于两个值之一的数据。
根据另一方面，本发明涉及相变随机存取存储器(PRAM)器件。PRAM器件包括硫化物元件，该硫化物元件包括基于加热电流的施加呈现晶体状态或非晶状态的材料。第一接触连接到硫化物元件的第一区域并具有第一横截面。第二接触连接到硫化物元件的第二区域，并具有不同于第一横截面的第二横截面。在硫化物元件的第一区域中限定硫化物材料的第一可编程体积，根据与第一接触相关的阻抗，编程第一可编程体积的状态。在硫化物元件的第二区域中限定硫化物元件的第二可编程体积，根据与第二接触相关的第二阻抗，编程第二可编程体积的状态。
在一个实施例中，形成第一接触的材料的阻抗率不同于形成第二接触的材料的阻抗率。在一个实施例中，第一和第二接触由不同的材料制成。在一个实施例中，PRAM器件进一步包括第二硫化物元件，该第二硫化物元件包括在第二硫化物元件的第三区域中限定的第三可编程体积。第一和第二接触之一可以连接到第二硫化物元件的第三区域，根据与连接到第三区域的第一和第二接触之一相关的阻抗，编程第三可编程体积的状态。形成第一接触的材料的阻抗率可以与形成第二接触的材料的阻抗率不同。第一和第二接触可以由不同材料制成。第一和第二接触的至少一个可具有多于一个的横截面。第一和第二接触的至少一个具有锥形形状。
在一个实施例中，PRAM器件进一步包括第三接触，该第三接触具有第三横截面并连接到第二硫化物元件的第四区域，第二硫化物元件的第四区域包括第四可编程体积，根据与连接到第四区域的第三接触相关联的阻抗，编程第四可编程体积的状态。第三横截面可以与第一和第二横截面之一相同。第三横截面可以与第一和第二横截面之一不同。形成第三接触的材料的阻抗率可以不同于形成第一和第二接触之一的材料的阻抗率。第三接触和至少一个第一和第二接触可以由不同的材料形成。第三接触可具有多于一个的横截面。第三接触可具有锥形形状。
PRAM器件可以存储具有多于两个值之一的数据。
根据另一方面，本发明涉及相变随机存取存储器(PRAM)器件。PRAM器件包括硫化物元件，该硫化物元件包括基于加热电流的施加呈现晶体状态或非晶状态的材料。第一接触连接到硫化物元件的第一区域并具有第一横截面。第二接触连接到硫化物元件的第二区域，并具有与第一横截面基本相同的第二横截面。在硫化物元件的第一区域中限定硫化物材料的第一可编程体积，根据与第一接触相关的阻抗，编程第一可编程体积的状态。在硫化物元件的第二区域中限定硫化物元件的第二可编程体积，根据与第二接触相关的第二阻抗，编程第二可编程体积的状态。
形成第一接触的材料的阻抗率不同于形成第二接触的材料的阻抗率。第一和第二接触可以由不同的材料制成。在一个实施例中，PRAM器件进一步包括第二硫化物元件，该第二硫化物元件包括在第二硫化物元件的第三区域中限定的第三可编程体积。第一和第二接触之一可以连接到第二硫化物元件的第三区域，根据与连接到第三区域的第一和第二接触之一相关的阻抗，编程第三可编程体积的状态。形成第一接触的材料的阻抗率可以与形成第二接触的材料的阻抗率不同。第一和第二接触可以由不同材料制成。第一和第二接触的至少一个可具有多于一个的横截面。第一和第二接触的至少一个具有锥形形状。
在一个实施例中，PRAM器件进一步包括第三接触，该第三接触具有第三横截面并连接到第二硫化物元件的第四区域，第二硫化物元件的第四区域包括第四可编程体积，根据与连接到第四区域的第三接触相关联的阻抗，编程第四可编程体积的状态。第三横截面可以与第一和第二横截面之一相同。第三横截面可以与第一和第二横截面之一不同。形成第三接触的材料的阻抗率可以不同于形成第一和第二接触的至少一个的材料的阻抗率。第三接触和至少一个第一和第二接触可以由不同的材料形成。第三接触可具有多于一个的横截面。第三接触可具有锥形形状。
在一个实施例中，PRAM器件可以存储具有多于两个值之一的数据。
根据另一方面，本发明涉及制造相变随机存取存储器(PRAM)器件的方法。根据该方法，提供硫化物元件，该硫化物元件包括能够基于加热电流的施加呈现晶体状态或非晶状态的材料。第一接触形成为连接到硫化物元件的第一区域并具有第一横截面。第二接触形成为连接到硫化物元件的第二区域，并具有第二横截面。在硫化物元件的第一区域中限定硫化物材料的第一可编程体积，根据与第一接触相关的阻抗，编程第一可编程体积的状态。在硫化物元件的第二区域中限定硫化物元件的第二可编程体积，根据与第二接触相关的第二阻抗，编程第二可编程体积的状态。
在一个实施例中，第一和第二横截面可以基本上相同。第一和第二横截面可以不同。
在一个实施例中，形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。
在一个实施例中，形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率基本相同。
在一个实施例中，第一个第二接触由不同的材料构成。
在一个实施例中，第一和第二接触有基本相同的材料构成。
在一个实施例中，该方法进一步包括形成第二硫化物元件，第二硫化物元件包括在第二硫化物元件的第三区域中限定的第三可编程体积。
在一个实施例中，第一和第二接触之一连接到第二硫化物元件的第三区域，根据与连接到第三区域的第一接触和第二接触之一相关的阻抗，第三可编程体积的状态是可编程的。在一个实施例中，形成第一接触的材料的阻抗率可以与形成第二接触的材料的阻抗率不同。在一个实施例中，第一和第二接触由不同材料制成。在一个实施例中，第一和第二接触的至少一个形成为具有多于一个的横截面。在一个实施例中，第一和第二接触的至少一个具有锥形形状。在一个实施例中，形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。在一个实施例中，第一和第二接触由不同材料制成。在一个实施例中，该方法进一步包括形成第三接触，该第三接触具有第三横截面并连接到第二硫化物元件的第四区域，第二硫化物元件的第四区域包括第四可编程体积，根据与连接到第四区域的第三接触相关联的阻抗，编程第四可编程体积的状态。第三横截面可以与第一和第二横截面之一相同。第三横截面可以与第一和第二横截面之一不同。在一个实施例中，形成第三接触的材料的阻抗率可以不同于形成第一和第二接触的至少一个的材料的阻抗率。在一个实施例中，第三接触和至少一个第一和第二接触可以由不同的材料形成。第三接触可以形成为具有多于一个的横截面。在一个实施例中，第三接触形成为具有锥形形状。
在一个实施例中，PRAM器件可以存储具有多于两个值之一的数据。
从本发明的优选方面的更多具体说明，本发明的上述和其他目标、特性和优点将变得显而易见，如在附图中所示，在附图中，在不同的视图中，相同的参考标号指示相同部件。附图不一定按比例，而是强调放在说明本发明的原理。在附图中，为了清楚起见放大了层和区域的厚度。
图1是说明传统相变存储单元的结构的截面图。
图2A包括图1的存储单元的原理图，以及图2B是其中使用图1的存储单元的电路的等效电路图。
图3包括根据本发明的PRAM存储单元的实施例的原理性截面图，说明两种情况下的底接触或加热器，其中底接触或加热器具有两个可能横截面之一。
图4包括原理波形图，说明图3所示的PRAM存储单元的两种情况的电流阻抗(I-R)特性。
图5包括说明重置电流IRESET与PRAM存储单元的底接触的直径(CD)的关系的图，说明第1级回归(regression)。
图6包括说明重置电流IRESET与PRAM存储单元的底接触的直径(CD)的关系的图，说明第2级回归。
图7包括说明设置电流ISET与PRAM存储单元的底接触的直径(CD)的关系的图，其中设置电阻与直径CD的平方成正比。
图8是根据本发明的实施例的多位PRAM单元的原理性截面图。
图9包括原理性波形图，说明图8中所示PRAM存储单元的电流-阻抗(I-R)特性。
图10包括根据本发明的另一实施例的多位PRAM单元的原理性截面图。
图11包括根据本发明的另一实施例的多位PRAM单元的原理性截面图。
图12包括原理性时序图，说明编程根据本发明的实施例，例如图8所示的本发明的实施例的多位PRAM单元的时序。
具体实施方式现在，在下文中，将参照附图更详细地说明根据本发明的半导体器件及方法，在附图中示出本发明的示例性实施例。应理解，在整个说明中，除非另外指出，当层被描述为形成在另一层之上或衬底之上，该层可以直接形成在另一层或衬底之上，或者可以在该层和其他层或衬底之间插入一个或多个层。
通常，底接触或加热器的横截面对应用于可将编程体积编程位期望状态的编程工序有影响。图3包括PRAM存储单元10的原理性截面图，说明两种情况下的底接触或加热器5，其中底接触或加热器具有两种可能横截面之一。图3的存储单元10包括衬底1，在该衬底1上形成绝缘层3。在绝缘层3上形成上金属图形11。在绝缘层3中形成硫化物GST相变材料7，使得其底表面与底接触5相接触。在GST相变材料7的顶上形成顶电极9，与GST相变材料7和上金属图形11相接触。如图3所示，为了说明并描述本发明的目的，底接触可具有两个可能横截面之一。由底接触5可以具有的两个可能的直径D1和D2来限定两个可能的横截面。
图4包括原理波形图，说明图3所示的PRAM存储单元10的两种情况的电流阻抗(I-R)特性。图4的波形说明在底接触横截面的两种情况下的图3的存储单元10的编程。特别地，标号为G1的曲线说明编程具有直径为D1的底接触的存储单元10，以及标号为G2的曲线说明编程具有直径为D2的底接触的存储单元10。
如图4中的波形G1所示，当具有较小横截面的底接触的单元在重置状态时，可编程体积处于非晶状态，并且单元的阻抗RRS1比较高。通过施加设置电流IS1，单元进入设置状态，其中可编程体积进入晶体状态，并且处于设置状态的单元的阻抗RRS1实质降低。当处于设置状态时，如果施加重置电流IRS1，单元进入重置状态，其中可编程体积处于非晶状态，使得单元的阻抗返回重置阻抗RRS1。
如图4的波形G2所示，当具有较大横截面的底接触的单元处于重置状态中时，可编程体积处于非晶状态，并且该单元的阻抗RRS2比较高，但是低于具有较小横截面的底接触的单元的重置阻抗RRS1。通过施加设置电流IS2，单元进入设置状态，其中可编程体积进入非晶状态，并且处于设置状态的单元的阻抗RRS2实质降低至小于具有较小横截面的底接触的单元的设置阻抗RS1的值。当处于设置状态时，如果施加重置电流IRS2，单元进入重置状态，其中可编程体积处于非晶状态，使得单元的阻抗返回重置阻抗RRS2。
如图4所示，由于两个示例性存储单元的底接触的横截面的不同，对于都在重置状态和设置状态的单元来说，单元的阻抗不同。具有较大横截面的底接触的单元具有比具有较小横截面的底接触的单元小的重置阻抗和设置阻抗。还应注意，由于两个单元之间的单元阻抗的不同，两个单元的设置电流和重置电流不同。特别地，具有较大底接触的单元的设置电流IS2大于具有较小底接触的单元的设置电流IS1。同样，具有较大底接触的单元的重置电流IRS2大于具有较小底接触的单元的重置电流IRS1。
图5包括说明重置电流IRESET与PRAM存储单元的底接触的直径(CD)的关系的图，说明第1级回归(regression)。在图5的曲线中，正方形表示底接触由TiN制成的情况，并且圆圈表示底接触由TiAlN制成的情况。重置电流IRESET是将单元的编程从晶体态改变为非晶态所需要的电流。如图5所示，IRESET相对于底接触CD的比的减小说明第1级回归。从图5的曲线应注意，对于TiN底接触的重置电流与CD比是38.9μA/nm，以及对于TiAlN底接触是27.4μA/nm。对于44nm的TiAlN底接触和36nm的TiN底接触，重置电流是0.8mA。
图6包括说明重置电流IRESET与PRAM存储单元的底接触的直径(CD)的关系的图，说明第2级回归，其中重置电流与直径CD的平方成正比。在图6的曲线中，正方形表示底接触由TiN制成的情况，并且圆圈表示底接触由TiAlN制成的情况。重置电流IRESET是将单元的编程从晶体态改变为非晶态所需要的电流。从图6的曲线应注意，对于39nm的TiAlN底接触和32nm的TiN底接触，重置电流是0.8mA。
图7包括说明设置电流ISET与PRAM存储单元的底接触的直径(CD)的关系的图，其中设置电阻与直径CD的平方成正比。在图7的曲线中，正方形表示底接触由TiN制成的情况，并且圆圈表示底接触由TiAlN制成的情况。从图7的曲线应注意，对于TiAlN底接触，设置阻抗RSET是2.5-3k□，对于TiN底接触，设置阻抗RSET是2.2-2.9k□，重置电流IRESET是0.8mA。
根据本发明，每个PRAM存储单元可具有可以独立地编程的相变GST硫化物材料的多个可编程体积，使得每个单元可以存储多个位的数据。根据本发明，每个可编程体积连接到各个接触。例如通过控制其横截面，控制每个接触的阻抗，使得流过全部接触的编程电流可以独立地将每个可编程体积编程为所选择的状态。
图8是根据本发明的实施例的多位PRAM单元200的原理性截面图。参照图8，存储单元200包括衬底210，在其上形成绝缘层213。在绝缘层213中形成相变GST材料图形217。在绝缘层213中形成具有直径D3的底接触215，与相变材料图形217的底表面相接触。底接触215在相变材料图形217中限定第一可编程体积P1。在绝缘层213中形成具有直径D4的顶接触219，与相变材料图形217的顶表面相接触。顶接触219在相变材料图形217中限定第二可编程体积P2。在该结构之上形成导电镀线221，与顶接触219的顶端接触。
根据本发明，独立地控制两个接触215和219的阻抗，使得可以施加特定编程电流，以独立地将可编程体积P1和P2编程为期望的状态。当阻抗不同时，在可编程体积P1和P2中产生的热是不同的，使得可以独立地编程可编程体积P1和P2。可以通过一个或多个装置完成对于接触215和219的阻抗的控制。例如，可以使得直径D3和D4不同，使得它们分别的接触215和219的阻抗不同。同样，接触215和219可以有不同的材料形成，使得它们的阻抗率不同。例如，接触215和219之一可以由TiAlN制成，而另一个可以由TiN制成，同样，不同直径D3和D4以及不同的阻抗率的组合可用于获得阻抗的控制的不同。应注意，接触215和219的直径D3和D4，不论它们相同还是不同，典型地小于50nm，使得它们操作为加热元件。
图9包括原理性波形图，说明图8中所示PRAM存储单元200的电流-阻抗(I-R)特性。在图9的曲线中，对于阻抗R和电流I的参照每个包括两个下标，“A”或“C”。这些指代两个可编程体积P1和P2的非晶态或晶体态。特别地，第一下标指示第一可编程体积P1的状态，以及第二下表指示第二可编程体积P2的状态。阻抗RAA是两个可编程体积P1和P2都处于非晶状态的单元阻抗。电流ICA是用于将可编程体积P1编程为晶体状态而使得可编程体积P2为非晶态的编程电流，使得单元的阻抗变为RCA。电流ICC是用于编程单元的编程电流，使得两个可编程体积P1和P2处于晶体状态，使得单元的阻抗变为RCC。电流IAC是用于编程单元的编程电流，使得可编程体积P1返回非晶状态，而可编程体积P2保持在晶体状态，使得单元的阻抗变为RAC。电流IAA是用于编程单元，使得可编程体积P1和P2都返回非晶状态的编程电流，使得单元的阻抗变为RAA。由于两个接触215和219的不同阻抗，可以将单元编程为四种可能阻抗。因此，单元是多位单元，其能够每个硫化物元件存储四个可能值或两位数据。
图10包括根据本发明的另一实施例的多位PRAM单元300的原理性截面图。参照图10，存储单元300包括在其上形成绝缘层313的衬底310。在该示例性实施例中，在绝缘层313中形成三个相变GST材料图形337a、337b和337c。在绝缘层313中形成具有直径D5的底接触335，与底相变材料图形337a的底表面相接触。底接触335在底相变材料图形337a中限定可编程体积P5。在绝缘层313中形成具有直径D8的顶接触339，与顶相变材料图形337c的顶表面相接触。顶接触339在顶相变材料图形337c中限定可编程体积P8。具有直径D6的接触336a在底相变材料图形337a和中间相变材料图形337b之间连接。接触336a的顶端在中间相变材料图形337b中限定可编程体积P6，以及接触336a的底端在底相变材料图形337a中限定可编程体积P6。具有直径D7的接触336b在顶相变材料图形337c和中间相变材料图形337b之间连接。接触336a的底端在中间相变材料图形337b中限定可编程体积P7，以及接触336b的顶端在顶相变材料图形337c中限定可编程体积P7。在该结构之上形成导电镀线321，与顶接触339的顶端相接触。
根据本发明，控制接触的阻抗，使得可以控制多个可编程体积的编程。在一个实施例中，直径D5、D6、D7和D8可以是不同的，使得它们各个的接触具有不同的阻抗。替换地，可以使用具有不同阻抗率的不同材料制成接触。还可以与接触的任何组合结合地使用这两个方法。通过控制接触的阻抗，可以将可编程体积独立地编程为不同状态。如前述的实施例，直径D5、D6、D7和D8优选地小于50nm，使得它们各自的接触执行为加热元件。应注意，在图10的实施例中，接触336a和336b基本上是圆柱形的，使得每个接触336a和336b在它们接触的两个相变材料图形中限定相同大小的可编程体积。即，接触336a在相变材料图形337a和337b中限定两个相似的可编程体积P6，以及接触336b在相变材料图形337b和337c中限定两个相似的可编程体积P7。
图11包括根据本发明的另一实施例的多位PRAM单元400的原理性截面图。参照图11，存储单元400包括在其上形成绝缘层413的衬底410。在该示例性实施例中，在绝缘层413中形成两个相变GST材料图形457a和457b。在绝缘层413中形成具有直径D10的底接触435，与底相变材料图形457a的底表面相接触。底接触435在底相变材料图形457a中限定可编程体积P10。在绝缘层413中形成具有直径D13的顶接触439，与顶相变材料图形457b的顶表面相接触。顶接触439在顶相变材料图形457b中限定可编程体积P13。具有限定两个直径D11和D12的锥形接触456在底相变材料图形457a和顶相变材料图形457b之间连接。锥形接触456的顶端在定相变材料图形457b中限定可编程体积P12，以及锥形接触456的底端在底相变材料图形457a中限定可编程体积P11。由于锥形接触456的直径D12不同于锥形接触456的直径D11，在两个相变材料图形457a和457b中限定两个不同并且独立地可编程的体积P12和P11。在衬底之上可以形成导线镀线321，与顶接触339的顶端相接触。
根据本发明，独立地控制接触的阻抗，使得可以施加特定编程电流施，以独立地将可编程体积编程为期望的状态。可以通过一个或多个装置完成对接触的阻抗的控制。例如，可以使得直径不同，使得它们各自的接触的阻抗不同。同样，可以有不同的材料形成接触，使得它们的阻抗率是不同的。同样，不同直径以及不同电阻率的结合可以用来获得控制的阻抗的不同。应注意，接触的直径，不论它们是相同的还是不同的，典型地小于50nm，使得它们操作为加热元件。
图12包括原理性时序图，说明编程根据本发明的实施例，例如图8所示的本发明的实施例的多位PRAM单元的时序。如上所述，图9包括原理性波形图，说明根据本发明的实施例的PRAM存储单元的电流-阻抗(I-R)特性。参照图8、9和12，在一个实施例中，编程器件包括首先在H1的初始电流幅度，施加初始编程电流脉冲□IP。初始编程电流脉冲□IP用于将两个可编程体积P1和P2编程为非晶状态，使得单元阻抗处于RAA状态。电流幅度H1限定为IAA。编程脉冲指示为具有时间上的宽度W1。该时间包括电流脉冲本身以及几纳秒的相对短的淬火时间，以允许两个可编程体积达到非晶状态。
图12中的标记为A、B、C和D的波形示出根据单元的期望最终状态的编程过程。例如，曲线A说明如果期望的最终状态是RAA的编程工序，其中将两个可编程体积都编程为非晶状态。在这种情况下，在施加初始编程脉冲□IP之后，编程工序完成。曲线B说明如果期望的最终状态是RAC的编程工序，其中可编程体积P1是非晶状态，而可编程体积P2是晶体状态。曲线C说明如果期望的最终状态是RCC的编程工序，其中可编程体积P1和P2都是晶体状态。曲线D说明如果期望的最终状态是RCA的编程工序，其中可编程体积P1是晶体状态，而可编程体积P2是非晶状态。在工序B、C和D的情况下，在施加初始编程脉冲□IP之后，施加额外的编程脉冲□AP，以将单元从RAA状态编程为期望的最终状态。
参照图12和图9的曲线B，在H4的幅度上施加标号为□3的额外编程脉冲，限定为H4，在在此说明的H1和H3之间。电流在大约IAC和IAA之间的范围内，以确保可编程体积P1和P2的正确编程，即，确保P1保持在非晶状态，而P2转换为晶体状态。额外的编程脉冲在时间周期W2内有效，这包括需要用来允许P2进入晶体状态的实际电流脉冲持续时间和相对长的淬火时间。
参照图12和图9的曲线C，在幅度H3施加标号为□2的额外编程脉冲，限定为ICC，大于在此说明的H2。电流在ICC和IAC之间的范围内，以确保可编程体积P1和P2的正确编程，即，确保P1和P2都转换为晶体状态。额外的编程脉冲在时间周期W2内有效，这包括需要用来允许P1和P2进入晶体状态的实际电流脉冲持续时间和相对长的淬火时间。
参照图12和图9的曲线D，在幅度H2施加标号为□1的额外编程脉冲，限定为ICA。电流在ICA和ICC之间的范围内，以确保可编程体积P1和P2的正确编程，即，确保P1转换为晶体状态而P2保持在非晶状态。额外的编程脉冲在时间周期W2内有效，这包括需要用来允许P1进入晶体状态的实际电流脉冲持续时间和相对长的淬火时间。
根据本发明，通过提供具有多个独立可编程的体积的相变材料图形，可以提供可以容易地制造的多位PRAM器件。
应理解，在上述的说明中，用于编程硫化物相变材料图形中的可编程体积的加热接触描述为圆形横截面。应理解，本发明可以应用到具有任意形状的接触，而不是限制于圆形、矩形或其他形状截面的接触。
尽管已经参照例子实施例具体示出并说明了本发明，本领域普通技术人员将理解，可以在其中做出各种形式和细节上的改变，而不背离由下面的权利要求
所限定的本发明的精神和范围。
权利要求
1.一种相变随机存取存储器(PRAM)器件，包括硫化物元件，该硫化物元件包括能够基于加热电流的应用而呈现晶体状态或非晶状态的材料；第一接触，连接到硫化物元件的第一区域，并具有第一横截面；以及第二接触，连接到硫化物元件的第二区域，并具有第二横截面，其中硫化物材料的第一可编程体积限定在硫化物元件的第一区域中，第一可编程体积的状态根据与第一接触相关联的阻抗是可编程的；以及硫化物材料的第二可编程体积限定在硫化物元件的第二区域中，第二可编程体积的状态根据与第二接触相关联的第二阻抗是可编程的。
2.如权利要求
1的PRAM器件，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。
3.如权利要求
1的PRAM器件，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率基本相同。
4.如权利要求
1的PRAM器件，其中第一和第二接触由不同材料制成。
5.如权利要求
1的PRAM器件，其中第一和第二接触由基本相同的材料制成。
6.如权利要求
1的PRAM器件，还包括第二硫化物元件，该第二硫化物元件包括在第二硫化物元件的第三区域中限定的第三可编程体积。
7.如权利要求
6的PRAM器件，其中第一和第二接触之一连接到第二硫化物元件的第三区域，第三可编程体积的状态根据与连接到第三区域的第一和第二接触之一相关联的阻抗是可编程的。
8.如权利要求
7的PRAM器件，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。
9.如权利要求
7的PRAM器件，其中第一接触和第二接触由不同的材料制成。
10.如权利要求
7的PRAM器件，其中第一和第二接触的至少一个具有多于一个横截面。
11.如权利要求
7的PRAM器件，其中第一和第二接触的至少一个具有锥形形状。
12.如权利要求
6的PRAM器件，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。
13.如权利要求
6的PRAM器件，其中第一接触和第二接触由不同的材料制成。
14.如权利要求
6的PRAM器件，还包括第三接触，该第三接触具有第三横截面并连接到第二硫化物元件的第四区域，第二硫化物元件的第四区域具有第四可编程体积，第四可编程体积的状态根据与连接到第四区域的第三接触相关联的阻抗是可编程的。
15.如权利要求
14的PRAM器件，其中第三横截面与第一和第二横截面之一相同。
16.如权利要求
14的PRAM器件，其中第三横截面与第一和第二横截面之一不同。
17.如权利要求
14的PRAM器件，其中形成第三接触的材料的阻抗率与形成第一和第二接触的至少一个的材料的阻抗率不同。
18.如权利要求
14的PRAM器件，其中第三接触与第一和第二接触的至少一个由不同材料制成。
19.如权利要求
14的PRAM器件，其中第三接触具有多于一个横截面。
20.如权利要求
14的PRAM器件，其中第三接触具有锥形形状。
21.如权利要求
1的PRAM器件，其中PRAM器件可以存储具有多于两个值之一的数据。
22.一种相变随机存取存储器(PRAM)器件，包括硫化物元件，该硫化物元件包括能够基于加热电流的应用而呈现晶体状态或非晶状态的材料；第一接触，连接到硫化物元件的第一区域，并具有第一横截面；以及第二接触，连接到硫化物元件的第二区域，并具有不同于第一横截面的第二横截面，其中硫化物材料的第一可编程体积限定在硫化物元件的第一区域中，第一可编程体积的状态根据与第一接触相关联的阻抗是可编程的；以及硫化物材料的第二可编程体积限定在硫化物元件的第二区域中，第二可编程体积的状态根据与第二接触相关联的第二阻抗是可编程的。
23.如权利要求
22的PRAM器件，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。
24.如权利要求
22的PRAM器件，其中第一和第二接触由不同材料制成。
25.如权利要求
22的PRAM器件，还包括第二硫化物元件，该第二硫化物元件包括在第二硫化物元件的第三区域中限定的第三可编程体积。
26.如权利要求
25的PRAM器件，其中第一和第二接触之一连接到第二硫化物元件的第三区域，第三可编程体积的状态根据与连接到第三区域的第一和第二接触之一相关联的阻抗是可编程的。
27.如权利要求
26的PRAM器件，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。
28.如权利要求
26的PRAM器件，其中第一和第二接触由不同材料制成。
29.如权利要求
26的PRAM器件，其中第一和第二接触的至少一个具有多于一个横截面。
30.如权利要求
26的PRAM器件，其中第一和第二接触的至少一个具有锥形形状。
31.如权利要求
25的PRAM器件，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。
32.如权利要求
25的PRAM器件，其中第一和第二接触由不同材料制成。
33.如权利要求
25的PRAM器件，还包括第三接触，该第三接触具有第三横截面并连接到第二硫化物元件的第四区域，第二硫化物元件的第四区域具有第四可编程体积，第四可编程体积的状态根据与连接到第四区域的第三接触相关联的阻抗是可编程的。
34.如权利要求
33的PRAM器件，其中第三横截面与第一和第二横截面之一相同。
35.如权利要求
33的PRAM器件，其中第三横截面与第一和第二横截面之一不同。
36.如权利要求
33的PRAM器件，其中形成第三接触的材料的阻抗率与形成第一和第二接触的至少一个的材料的阻抗率不同。
37.如权利要求
33的PRAM器件，其中第三接触与第一和第二接触的至少一个由不同材料制成。
38.如权利要求
33的PRAM器件，其中第三接触具有多于一个的横截面。
39.如权利要求
33的PRAM器件，其中第三接触具有锥形形状。
40.如权利要求
22的PRAM器件，其中PRAM器件可以存储具有多于两个值之一的数据。
41.一种相变随机存取存储器(PRAM)器件，包括硫化物元件，该硫化物元件包括能够基于加热电流的应用而呈现晶体状态或非晶状态的材料；第一接触，连接到硫化物元件的第一区域，并具有第一横截面；以及第二接触，连接到硫化物元件的第二区域，并具有与第一横截面基本相同的第二横截面，其中硫化物材料的第一可编程体积限定在硫化物元件的第一区域中，第一可编程体积的状态根据与第一接触相关联的阻抗是可编程的；以及硫化物材料的第二可编程体积限定在硫化物元件的第二区域中，第二可编程体积的状态根据与第二接触相关联的第二阻抗是可编程的。
42.如权利要求
41的PRAM器件，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。
43.如权利要求
41的PRAM器件，其中第一和第二接触由不同材料制成。
44.如权利要求
41的PRAM器件，还包括第二硫化物元件，该第二硫化物元件包括在第二硫化物元件的第三区域中限定的第三可编程体积。
45.如权利要求
44的PRAM器件，其中第一和第二接触之一连接到第二硫化物元件的第三区域，第三可编程体积的状态根据与连接到第三区域的第一和第二接触之一相关联的阻抗是可编程的。
46.如权利要求
45的PRAM器件，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。
47.如权利要求
45的PRAM器件，其中第一和第二接触由不同材料制成。
48.如权利要求
45的PRAM器件，其中第一和第二接触的至少一个具有多于一个横截面。
49.如权利要求
45的PRAM器件，其中第一和第二接触的至少一个具有锥形形状。
50.如权利要求
44的PRAM器件，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。
51.如权利要求
44的PRAM器件，其中第一和第二接触由不同材料制成。
52.如权利要求
44的PRAM器件，还包括第三接触，该第三接触具有第三横截面并连接到第二硫化物元件的第四区域，第二硫化物元件的第四区域具有第四可编程体积，第四可编程体积的状态根据与连接到第四区域的第三接触相关联的阻抗是可编程的。
53.如权利要求
52的PRAM器件，其中第三横截面与第一和第二横截面之一相同。
54.如权利要求
52的PRAM器件，其中第三横截面与第一和第二横截面之一不同。
55.如权利要求
52的PRAM器件，其中形成第三接触的材料的阻抗率与形成第一和第二接触的至少一个的材料的阻抗率不同。
56.如权利要求
52的PRAM器件，其中第三接触与第一和第二接触的至少一个由不同材料制成。
57.如权利要求
52的PRAM器件，其中第三接触具有多于一个的横截面。
58.如权利要求
52的PRAM器件，其中第三接触具有锥形形状。
59.如权利要求
41的PRAM器件，其中PRAM器件可以存储具有多于两个值之一的数据。
60.一种制造相变随机存取存储器(PRAM)器件的方法，包括提供硫化物元件，该硫化物元件包括能够基于加热电流的应用而呈现晶体状态或非晶状态的材料；形成第一接触，该第一接触连接到硫化物元件的第一区域，并具有第一横截面；以及形成第二接触，该第二接触连接到硫化物元件的第二区域，并具有第二横截面，其中硫化物材料的第一可编程体积限定在硫化物元件的第一区域中，第一可编程体积的状态根据与第一接触相关联的阻抗是可编程的；以及硫化物材料的第二可编程体积限定在硫化物元件的第二区域中，第二可编程体积的状态根据与第二接触相关联的第二阻抗是可编程的。
61.如权利要求
60的方法，其中第一和第二截面基本上相同。
62.如权利要求
60的方法，其中第一和第二截面不同。
63.如权利要求
60的方法，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。
64.如权利要求
60的方法，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率基本相同。
65.如权利要求
60的方法，其中第一和第二接触由不同材料制成。
66.如权利要求
60的方法，其中第一和第二接触由基本上相同的材料制成。
67.如权利要求
60的方法，还包括形成第二硫化物元件，该第二硫化物元件包括限定在第二硫化物元件的第三区域中的第三可编程体积。
68.如权利要求
67的方法，其中第一和第二接触之一连接到第二硫化物元件的第三区域，第三可编程体积的状态根据与连接到第三区域的第一和第二接触之一相关联的阻抗是可编程的。
69.如权利要求
68的方法，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。
70.如权利要求
68的方法，其中第一和第二接触由不同材料制成。
71.如权利要求
68的方法，其中第一和第二接触的至少一个形成为具有多于一个的横截面。
72.如权利要求
68的方法，其中第一和第二接触的至少一个形成为具有锥形形状。
73.如权利要求
67的方法，其中形成第一接触的材料的阻抗率与形成第二接触的材料的阻抗率不同。
74.如权利要求
67的方法，其中第一和第二接触由不同材料制成。
75.如权利要求
67的方法，还包括形成第三接触，该第三接触具有第三横截面并连接到第二硫化物元件的第四区域，第二硫化物元件的第四区域具有第四可编程体积，第四可编程体积的状态根据与连接到第四区域的第三接触相关联的阻抗是可编程的。
76.如权利要求
75的方法，其中第三横截面与第一和第二横截面之一相同。
77.如权利要求
75的方法，其中第三横截面与第一和第二横截面之一不同。
78.如权利要求
75的方法，其中形成第三接触的材料的阻抗率与形成第一和第二接触的至少一个的材料的阻抗率不同。
79.如权利要求
75的方法，其中第三接触与第一和第二接触的至少一个由不同材料制成。
80.如权利要求
75的方法，其中第三接触具有多于一个横截面。
81.如权利要求
75的方法，其中第三接触形成为具有锥形形状。
82.如权利要求
60的方法，其中PRAM器件可以存储具有多于两个值之一的数据。
专利摘要
一种相变随机存取存储器(PRAM)器件，包括硫化物元件，该硫化物元件包括能够基于加热电流的应用而呈现晶体状态或非晶状态的材料。第一接触，连接到硫化物元件的第一区域，并具有第一横截面。第二接触，连接到硫化物元件的第二区域，并具有第二横截面。硫化物材料的第一可编程体积限定在硫化物元件的第一区域中，第一可编程体积的状态可以根据与第一接触相关联的阻抗来编程。硫化物材料的第二可编程体积限定在硫化物元件的第二区域中，第二可编程体积的状态可以根据与第二接触相关联的第二阻抗来编程。
文档编号G11C13/00GK1996609SQ200610172083
公开日2007年7月11日 申请日期2006年12月29日
发明者郑元哲, 金亨俊, 李世昊, 朴哉炫, 郑椙旭 申请人:三星电子株式会社导出引文BiBTeX, EndNote, RefMan