专利名称：具有相等阻值电阻器的电阻器串的制作方法
技术领域：
本发明涉及一种具有带相等阻值电阻器的电阻器串的集成电路，特别是涉及一种具有这种电阻器串的数—模转换器(DAC)。
DAC用于把一个数字编码信号转换为一个模拟信号，或者是与后续的近似的电路系统相结合，作为一个模—数转换器的部件。DAC把一个数字编码信号转换为一个对应于该数字编码信号的模拟信号，典型地为一个电压。对于一个对应于数字编码信号的范围的预置范围，模拟信号可以取许多不同的值。
DAC可以使用一个包括由许多相等阻值的电阻器串联的电阻器串。在电阻器串中相邻的电阻器之间，以及在电阻器串和为电阻器串供电的电源之间的中间抽头，连接于一个输出结点和各中间抽头之间的开关，在接通时使相应的中间抽头与输出结点导电联接，当关闭时使中间抽头与输出结点相互隔绝。
电阻器的形成精度影响到产生的模拟信号的精度。现有DAC的不足是难以制造出每个电阻器有相等阻值的电阻器串，特别是在那种电阻器串的线路布置中包括一个或多个方向相反的应用中。方向反转是用来把电阻串限制于集成电路的一定面积中，这样就能使集成电路单片有一个可以接受的纵横尺寸比。电阻器制造中的不精确性将导致在DAC的输出中产生不正确的模拟信号。
根据本发明的一个说明实施例，一个集成电路包括一个电阻器串，该电阻器串包括串联在一起的提供电流通路的多个电阻器。每个电阻器包括第一和第二邻接元件。第一和第二元件的结合处形成在电阻器串的线路布置中的线路布置的方向转变结构处。抽头沿电阻器串以基本上相等的阻值间隔设置。在本发明的一个实施例中，第一和第二元件可以是不同边缘尺寸的方形。电阻器串可以在例如数—模转换器一类的应用中使用。
图1是根据本发明的一个实施例的数—模转换器示意图；图2是根据本发明的一个实施例的电阻器串的线路布置图；图3是图2中的一串电阻器和两个邻接的中间抽头的放大视图；图4是图2中所示的方向相反的电阻器，以及邻接中间抽头放大视图；图5是一个薄膜电阻器串的替代实施例的线路布置图；图6是一个薄膜电阻器串的替代实施例的线路布置图。
图1显示了体现本发明的一个实施例的DAC 10的示意图。DAC10包括一个连接在电源上的电阻器串。多个开关把中间抽头与一个共用输出结点连接在一起。出现在输出结点的模拟电压的大小依赖于接通哪一个或几个开关。输出可以由一个可能把输出转变为另一种形式的输出放大器放大。根据本发明的电阻器串适于在单片式集成电路的制造中使用。
电阻器串12是由一系列的电阻器构成。电阻器的数量标明为n，这个数目是由使用者决定的。电阻器用符号R1至Rn表示。包括电阻器串的电阻器的阻值是根据使用决定的。从R1至Rn每个电阻器的电阻值是由本领域专业人员根据各种参数选择的，例如，根据消耗的功率，电阻器串两端的电位，以及电阻器串中电阻器的数目等。
在一个实施例中，电阻器串是一个连续的薄膜金属通路8，它具有每一金属方形的薄层阻值。典型的薄层阻值是0.04欧姆/方的范围。典型的电阻器串是一个在硅集成电路上的铝的薄膜金属电阻网络。抽头以基本上相等的阻值间隔从金属通路上伸出。在图1的实施例中，所示的电阻器串12连接在两个参考电位值V1和V2之间。电阻器串12由电源4提供能源，它可以是电压或电流源。对于单端型工作，V1实际上可以是供电电压，V2可以是接地电位。形状M1至Mn+1连接在相应的中间抽头T1至Tn+1和输出结点14之间。说明例中，开关是MOS晶体管。开关晶体管M1至Mn+1是由转换晶体管选择和驱动电路2控制的，这是已知的技术。由于晶体管M1至Mn+1的开关形成的瞬态电容充电电流可以做到零，或做到电路的稳定。
DAC10包括电阻器串12中的大量电阻器。电阻器串电路布置可以包括一个方向反转，或在某些情况下包括许多方向反转，这就增加了保持电阻器串中所有电阻器阻值一致的困难。在理想的情况下，电阻器串的两端要形成电压梯度，而在电阻器串中每个电阻器两端的分电压应是基本上相同的。因为通过电阻器串的电流与通过电阻串中所有电阻器的电流是一样的，每个电阻器两端的分电压是基本一样的，因此每个电阻器的阻值必然与其它电阻器的阻值相同。沿电阻器串12以基本相等的阻值间隔设置抽头，T1至Tn+1，最好是不在电流通路的位置上。在这种方式中，中间抽头的存在不影响电流通过电阻器串。
图2显示了一个包括在通路8中一个方向反转的电阻器串12典型部分的实施例。在构造电阻器R1至Rn时，使每个电阻器的几何构造与其它电阻器相同。每个电阻器的几何形状包括至少一个较短的导电材料元件和一个较长的导电材料元件。每个电阻包括至少一个导致通路改变方向的几何构造。
图3中放大显示的电阻R3是通路8中的非方向反转电阻器的典型。每个这样的电阻器具有相同的面积，至少一个具有导致通路改变方向的构造，并具有相同的阻值。在本实施例中，导致通路改变方向的构造是一个使通路方向改变90°的拐角。每个非方向反转电阻器包括由一个较长的导电材料连接的两个较短的导电材料元件30和32。每个电阻器包括至少一个拐角36或38。那些在通路8中的不是方向反转电阻器的电阻器包括两个拐角36和38，各拐角分别位于较短元件30和32与较长元件34的交界处。在通路8中的不是反转电阻器的电阻器所具有的拐角处，较短的第一和第二元件30和32从较长元件34以相反的方向伸展。在这种结构中，通过电阻器串12的电流在每个这样的电阻器中具有相同的阻值和电流流通特性。
在中间抽头处，导电线路(未示出)通过连接件或转接件42与电阻器串互联，导电线路是在集成电路中的电阻器中的上面一层或下面一层上，并通过转接件42与中间抽头连接。转接件42和导电线路是用来读出每个中间抽头处的电压的。转接件42位于电阻器串12中的一个电阻器的第一较短元件30和一个邻接电阻器的第二较短元件32的交界处。转接件42位于一个电阻器的第一较短元件30和一个邻接电阻器的第二较短元件32的组合结构中，处于电流通路之外，因此远离拐角36和38。在这种方式中，在电阻器串12中流过一个电阻器的较长元件34，绕过拐角38进入第二较短元件32，再进入一个邻接电阻器的第一较短元件30，绕过拐角36进入该邻接电阻器的较长元件34的电流并不因为转接件42的存在而改变。
图4显示了从图2中放大的通路8中方向反转电阻器。通路8中的方向反转电阻器DR1和DR2成比例的大一些，以便保持与通路8中的不是方向反转电阻器的电阻器相同的阻值。较长元件134的宽度150大于较长元件34的宽度50(图3)。从拐角136到线段148的较长元件134的长度大于从接近拐角36的边缘46到接近拐角38的边缘46的较长元件34(图3)的相应的长度。较长元件134的长度和宽度按比例地大于较长元件34的相应的长度和宽度，使得较长元件134的阻值与较长元件34的阻值基本相同。每个通路8的方向反转电阻器包括一个拐角136。在本实施例中的拐角136使得通路8的方向发生反转。较短元件130可以宽于较短元件30(图3)以便容纳较长元件134的宽度150。一个转接件142位于方向反转电阻器DR1和DR2之间的通路8的金属延伸部，处于电流通路之外。
图5显示了薄膜电阻器串112的另一实施例的电路布置图。电阻器串利用几个方向反转在电路布置图中每行向前和向后地变换方向一左一右地蛇形排列。每个电阻器是以相同的几何构造构成的。每个电阻器包括两个用长元件相互连接的短元件。每个电阻器还包括使通路8改变方向的构造，该构造使通路8从第一方向，例如沿元件230，改变到与第一方向基本垂直的第二方向，例如沿元件234。然后通路8再次改变方向以便从与第一方向基本平行的第三方向中通过，例如沿元件232。在本实施例中是利用两个拐角完成这种方向改变的。在这种方式中，由于每个电阻器中的通路8的相同几何构造，电流通过电阻器112时在每个电阻器中的阻值相等。
电阻器串112中的每个电阻器是由通过一个导电材料的较长元件234相互连接的两个导电材料的较短元件230和232构成的。每个电阻器包括两个拐角236和238，每个拐角分别位于较短元件230和232与较长元件234的交接处。大多数电阻器具有的拐角是在较短元件230和232从较长元件234以相反的方向伸出的位置，而在方向反转位置的电阻DR具有的拐角是在从较长元件234从相同的方向伸出的较短元件230和232的位置。通路8中的延伸部分240从每个中间抽头T1至Tn+1延伸到最近的一个开关装置，例如一个晶体管的终端。延伸部分240中的转接件242把每个金属延伸部分连接到一个晶体管上，晶体管可以形成于电阻器串112的上面或下面的层中。
图6显示另一个实施例的电路布置图。在本实施例中，电阻器串212前后往复蛇形排列于电路布置图中，并且包括几个方向反转，每个电阻器是由相同的几何构造构成的，并且包括至少一个导致通路改变方向的构造，例如一个拐角。每个电阻器具有可以被拓扑学地减少为一系列的邻接的方形的形状。
如果不考虑方形边缘的长度，厚度均匀的金属，每方薄层电阻值是恒定的。用这种金属的多个方形构成电阻器将制成相同阻值的电阻器，即使是每个电阻器的几何形状不同，甚至是金属的方形的尺寸可能不同。
图6中每个电阻器R1至Rn+1是由相同的元件402，404，406和408以各种排列方式构成的。在本实施例中，元件是方形，每个电阻器是由四个方形构成的。也是在本实施例中，元件404，406和408的边缘尺寸是相同的。本发明并不受此限制。虽然电阻器串212中的每个电阻器被说成是由独立的元件构成的，但应当懂得电阻器形成了一个连续的通路。
当一个具有较大边长的方形邻接于一个较短边长的方形时，通路的方向就发生了改变，或是说形成了拐角。每个电阻器R1至Rn+1包括至少一个这样的通路方向改变或拐角。
延伸部分340从电阻串212的中间位置伸出，为例如晶体管一类的开关装置的终端提供抽头。转接件342把每个延伸部分与一个晶体管连接在一起，晶体管可以形成于集成电路中电阻器212的上面或下面的层中。
本发明对于在数—模和模—数转换器中使用了集成电路的通信系统和设备是特别有用的。这种通信系统和设备具有能够把数字编码信号准确地转变为相应的模拟信号，或把模拟信号准确地转变为相应的数字编码信号的优点。
虽然本发明的实施例被描述为包括一个通路方向改变构造，例如一个拐角，但通路方向改变不一定非得90°。为达到同样的通路方向改变，在每个电阻器中可以需要两个或更多的这种构造。此外，尽管实施例说明电阻器是由直线型元件构成的，但元件也可以采用其它的形状，例如曲线型的。实施例的电阻器被说成是由铝这类金属制造的。本发明并不受其限制。电阻器可以按预定的集成电路制造水平制造。电阻器串可以由掺杂或不掺杂的多晶硅这类电阻材料、铝或钨一类的金属、或是例如覆盖着铝或钨一类金属的多晶硅，或覆盖着氮化物的多晶硅叠层组合材料制造。可以先沉积覆盖层，然后制成需要的图形。
权利要求
1.一种集成电路，包括一个电阻材料的通路电阻器串，该电阻器串包括多个串联在一起为电流提供了通路的电阻器(R1至Rn)，其特征在于电阻器串具有至少一个通路方向反转，每个所述电阻器(R1至Rn)具有一个第一元件(例如，30或32；230或232；402)和一个第二元件(例如，34；134；234；404)，第一和第二元件是邻接的并且在其结合处形成一个通路方向改变构造，电阻器串(例如12；112；212)在基本相等的间隔上有抽头(T1至Tn+1)，因此电阻器串(例如，12；112；212)中的每个电阻器(R1至Rn)包括一个通路方向改变构造，利用在至少一个电阻器中的通路方向改变构造使方向反转。
2.一种如权利要求1所述的集成电路，其特征在于第一元件包括一个较短元件(例如，30或32；130；230或232)，第二元件(例如34；134；234)包括一个较长元件，较短元件(例如，30或32)邻接于较长元件(例如，34)的第一端。
3.一种如权利要求2所述的集成电路，其特征在于电阻器串(例如，12)中至少一个电阻器(R1至Rn)具有一个第二较短元件(例如，32或30)，所述至少一个电阻器的第二较短元件(例如，32或30)与较长元件(例如，34)的第二端连接在一起，并与之形成一个第二方向改变构造，因此电阻器串中至少有一个电阻器在电流通路中包括一个第二通路方向改变构造。
4.一种如权利要求3所述的集成电路，其特征在于至少一个电阻器具有第一(例如，30或32)和第二(例如，32或30)较短元件以相反的方向从较长元件(例如，34)向处延伸这样的方向改变构造。
5.一种如权利要求3所述的集成电路，其特征在于至少一个电阻器(DR)具有第一(例如，230或232)和第二(例如，232或230)较短元件以相同的方向从较长元件(例如，34)向外延伸这样的方向改变构造。
6.一种如权利要求1所述的集成电路，其特征在于第一元件(例如，402)包括一个具有带有第一边缘尺寸的边缘的方形，和第二元件(例如，404)包括一个具有带有第二边缘尺寸的边缘的方形，第一和第二边缘尺寸是不相同的，第一和第二元件(例如，402，404)是邻接的，并且在它们的结合处形成一个通路方向改变构造，因此电阻器串中的每个电阻包括一个在电流通路中的通路方向改变构造，利用在至少一个电阻器中的通路方向改变构造形成通路方向反转。
7.一种如权利要求6所述的集成电路，其特征在于一第三元件(例如，406)，所述第三元件(例如，406)包括一个具有带有第三边缘尺寸的边缘的方形，所述第三元件(例如，406)的边缘与所述第一(例如，402)或第二(例如，404)元件之一的边缘相邻接。
8.一种如权利要求6所述的集成电路，其特征在于一个第四元件(例如，408)，所述第四元件(例如，408)包括一个具有一个边缘尺寸的方形，所述第四元件(例如，408)的一个边缘与所述第一(例如，402)，第二(例如，404)或第三(例如，406)的元件之一的一个边缘相邻接，所述第四元件(例如，408)的边缘尺寸与所述第二(例如，404)和第三(例如，406)的边缘尺寸相同。
9.一种包括一个数—模转换器(例如，10)的集成电路，其包括多个提供电流通路的电阻器串(例如，12，112，212)，该电阻器串具有中间抽头(T1至Tn+1)和多个电阻器(R1至Rn)，开关晶体管(M1至Mn+1)，开关晶体管连接于一个相应的中间抽头(T1至Tn+1)和一个输出结点(例如，14)之间，以及一个连接于每个晶体管(M1至Mn+1)的端点的选择电路(例如，2)用于选择性地把晶体管转换到一个预定的状态，选择电路(例如，2)能够把至少一个开关晶体管转换到预定的状态以便在输出结点(例如，14)处产生一个模拟输出，其特征在于电阻器串具有至少一个通路方向反转，每个电阻器具有一个第一元件(例如，30或32； 230或232；402)和一个第二元件(例如，34；134；234；404)，第一元件与第二元件邻接，并与之在电流通路中形成一个通路方向改变构造，因此电阻器串中的每个电阻器包括一个通路方向改变构造，利用至少一个电阻器中的通路方向改变构造形成至少一个通路方向反转。
10.一种如权利要求9所述的集成电路，其特征在于开关晶体管(M1至Mn+1)的数量与中间抽头(T1至Tn+)的数量相同。
11.一种如权利要求9所述的集成电路，其特征在于第一元件(例如，30或32；130；230或232)包括一个较短元件，第二元件(例如，34，134；234)包括一个较长元件，较短元件与较长元件的第一端相邻接。
12.一种如权利要求11所述的集成电路，其特征在于电阻器串中的至少一个电阻器具有一个第二较短元件(例如，32或30；232或230)，所述至少一个电阻器的第二较短元件与较长元件(例如，34；234)的第二端相连接并与之形成一个第二方向改变构造，因此电阻器串中的至少一个电阻器包括一个在电流通路中的第二通路方向改变构造。
13.一种如权利要求12所述的集成电路，其特征在于至少一个电阻具有第一(例如，30或32；230或232)和第二(例如，32或30；232或230)较短元件以相反的方向从较长元件(例如，34；234)向外延伸这样的方向改变构造。
14.一种如权利要求12所述的集成电路，其特征在于至少一个电阻器(DR)具有第一(例如，230或232)和第二(例如，232或230)较短元件以相同的方向从较长元件(例如，234)向外延伸这样的方向改变构造。
15.一种如权利要求9所述的集成电路，其特征在于第一元件(例如，402)包括一个具有带有第一边缘尺寸的边缘的方形，和第二元件(例如，404)包括一个具有带有第二边缘尺寸的边缘的方形，第一和第二边缘尺寸是不相同的，第一和第二元件(例如，402，404)是邻接的，并且在它们的结合处形成一个通路方向改变构造，因此电阻器串中的每个电阻器包括一个在电流通路中的通路方向改变构造，利用在至少一个电阻器中的通路方向改变构造形成通路方向反转。
16.一种如权利要求15所述的集成电路，其特征在于一个第三元件(例如，406)，所述第三元件(例如，406)包括一个具有带有第三边缘尺寸的边缘的方形，所述第三元件(例如，406)的边缘与所述第一(例如，402)或第二(例如，404)元件之一的边缘相邻接。
17.一种如权利要求15所述的集成电路，其特征在于一个第四元件(例如，408)，所述第四元件(例如，408)包括一个具有一个边缘尺寸的方形，所述第四元件(例如，408)的一个边缘与所述第一(例如，402)，第二(例如，404)或第三(例如，406)元件之一的一个边缘相邻接，所述第四元件(例如，408)的边缘尺寸与所述第二(例如，404)和第三(例如，406)的边缘尺寸相同。
18.一种如权利要求1所述的集成电路，其特征在于电阻材料包括金属。
19.一种如权利要求1所述的集成电路，其特征在于电阻材料包括掺杂的多晶硅。
20.一种如权利要求1所述的集成电路，其特征在于电阻材料包括未掺杂的多晶硅。
21.一种如权利要求1所述的集成电路，其特征在于电阻材料包括叠层的材料组合。
全文摘要
本发明公开了一种包括一个金属通路电阻器串的集成电路，电阻器串由一系列的电阻器组成，其中每个电阻器包括至少一个通路方向改变构造。每个电阻器包括第一和第二邻接元件。第一和第二元件的结构在电阻器串的通路中形成一个类似拐角的方向改变构造。抽头沿电阻器串以基本相等的阻值间隔布置。第一和第二元件可以是不同边缘尺寸的方形。电阻器串可以用于像数——模转换器这类的应用中。
文档编号H01C3/00GK1131820SQ9512028
公开日1996年9月25日 申请日期1995年10月20日 优先权日1994年10月21日
发明者理查德·约瑟夫·迈克帕兰, 塔亚姆库兰格拉·拉马斯瓦米·威斯瓦纳坦 申请人:美国电报电话公司