专利名称：在半导体衬底中建立高导电性埋入的侧面绝缘区域的方法
技术领域：
本发明涉及在半导体衬底中建立高导电性埋入的侧面绝缘区域的方法。本发明尤其涉及通过深槽绝缘在半导体衬底中建立高导电性埋入的侧面绝缘区域的方法。
高导电性的埋入区域，即所谓的“埋入层”应用在半导体技术中的多个器件的情况下以能够实现器件的侧面接触。例如在高频技术中，该埋入层在垂直的双极性晶体管中是集电极的一部分。
以此在一个芯片上的相邻的器件在功能上是不会相互干扰的，那么需要这些器件通过绝缘结构进行相互绝缘。这些相邻的器件分别具有一个“埋入层”，则这些“埋入层”也必须是相互绝缘的。
对于此种绝缘的最简单的可能性是在高导电性的各个区域之间存在足够的空间，以使该各个区域通过衬底进行相互绝缘。另外在高导电性的各个区域之间提供另外一个注入(“沟道止挡器”)，其用于产生截止的PN过渡区。
此种可能性的缺点在于器件的包装厚度受到大大的限制。另外应用在高频技术中时，双极性晶体管所达到的界限频率通过该电容受到限制，该电容形成在高导电区域和衬底之间。为了能够使界限频率大于50Ghz，此区域-衬底-电容必须被明显地减小。
为了能够彻底地解决此问题而提出了用氧化物填充的槽(“深槽”)，其以一个封闭的环的形式完全围绕在高导电性的各个区域。然而尤其在氧化物填充的槽的整平的时候存在一系列困难。通过槽的填充在半导体晶片的表面上存在较大的拓扑差异，这能够干扰以下的生产步骤。此拓扑差异通过整平，例如反腐蚀必须被再一次去掉。尤其是同时在衬底表面进行LOCOS绝缘时，通过反腐蚀的整平需要复杂而且昂贵的生产工艺。
本发明的任务在于给出一种在半导体衬底中建立高导电性的埋入的侧面绝缘区域的方法，其能够以较少的时间和费用进行有效的工作，并且能够实现具有优选的平面结构的衬底。
此任务通过权利要求1的方法解决。本发明的其他有利的实施例、结构和各个方面通过从属权利要求、说明书和所附的附图给出。
按照本发明在半导体衬底中建立高导电性的埋入的侧面绝缘区域的方法具有如下的步骤a)准备具有高导电性的埋入的区域的衬底，b)在衬底上设置一个参考层，c)该参考层被结构化，d)在衬底中产生一个槽，并且e)在如此产生的结构上设置为了填充该槽所应用的绝缘材料。
在此如此选择参考层，用于填充槽所使用的绝缘材料在参考层上的增长速率至少小于用于填充槽所使用的绝缘材料在要覆盖的槽的表面上的增长速率2倍。此要覆盖的槽的表面一般通过衬底材料组成。也能够含有一个中间层。
通过本发明的方法所产生的高导电性的埋入的侧面绝缘区域可以允许较厚的包装，以此能够在半导体晶片上产生较高的集成密度。这样在高导电性区域和衬底之间的电容明显的减少，以此能够在高频技术中实现较高的界限频率。本发明的方法还提供了这种可能，绝缘高导电性区域，否则在衬底的表面会构成大的拓扑差异。
优选的使用硅衬底作为衬底并且优选的使用硅氧化物填充该槽。
另外有利的是使用一硅氮氧化物层、一钛氮氧化物或者一多晶硅层，尤其是掺杂的多晶硅层作为参考层。在此该硅氧化物有利的以臭氧活化的CVD方法，尤其是SACVD方法进行分离。这种臭氧活化的CVD方法例如在EP0582724A1和EP0537001A1中进行了描述。尤其是SACVD分离方法通过非常好的填充性能表现了该具有大于2∶1的较大外表比例的槽能够无缩孔的自动进行填充。
优选的用于填充该槽的材料如此设置，在该槽的周围形成基本是平的表面。
参考层能够直接设置在衬底表面上。替换的是在衬底和参考层之间含有至少一个中间层，尤其是一个氧化物层(LOCOS-氧化物，pad氧化物)。
优选的在堆放用于填充该槽所使用的材料之后进行一个热氧化处理(例如900-1000℃,10-30分钟)。此氧化处理通过已经分离的材料，尤其是通过已经分离的硅氧化物起作用，并且减少了衬底中存在的损伤，该损伤能够在产生槽的期间出现。
衬底中的损伤能够通过线性氧化处理在产生槽之后进行减少。生长的氧化物最后通过湿化学方法再一次去掉，因为随后的分离过程的选择没有给出。此“消耗氧化物”能够去掉例如腐蚀损伤和槽边沿上的静电，此静电损坏了该槽的绝缘性能。
优选的在堆放用于填充该槽所使用的绝缘材料之后，设置得超出参考层高度的绝缘材料的一部分再一次被去掉。对此应用了有利的湿化学或者等离子化学方法。
按照本发明的另一优选实施例该槽一直延伸到高导电性的区域。
另外有利的是，当该槽环形地构成时，该高导电性的区域从侧面进行了完全的包围。
一般的，各个器件另外在衬底表面通过场氧化物，尤其是LOCOS氧化物进行相互的分离。以此尤其有利的是，该槽含有至少一个平的范围和至少一个深的范围。以此方式该槽的平的范围能够替换在衬底表面上的场氧化物，并且能够得到良好整平的衬底表面。
现在设置得超过参考层高度的绝缘材料的一部分也可以通过CMP方法去掉。因为在使用平槽的情况下，该晶片表面在随后的CMP步骤之前已经是基本上平的，并且在CMP步骤期间的较大的槽范围的情况下没有出现额定值“表面凹陷”。
在此深的范围的宽度和平的范围的深度的比例有利的是大约等于2×α/(α-1)，其中α是用于填充该槽所使用的材料在衬底(2)上的增长速率和用于填充该槽所使用的材料在参考层(5)上的增长速率的比例。该槽的两个范围能够以此简单的方式进行填充，形成一个被分离的绝缘材料的平的表面。
现在本发明借助于附图进行详细地解释。在附图中的相同部分使用相同的标志。图为
图1-3是本发明的方法的示意性描述，图4是通过本发明的方法所产生的器件结构，图5是现有技术的器件结构，和图6是另一个通过本发明的方法所产生的器件结构。
图1示出了一硅衬底并且以1标出。在衬底1中例如通过注入生成一个高导电性的区域2(埋入层)。另外在衬底1的表面存在一个场氧化绝缘层3(LOCOS-氧化物)，其用于绝缘不同的器件和/或一个器件的不同部分。
在衬底1或者场氧化物3的表面上设置有硅氮层5，其作为参考层用于随后的槽的填充。该氮层(Si3N4)通过CVD方法建立。
然后该硅氮层通过光技术构成，并且槽6各向异性地蚀刻。槽6在硅衬底1中蚀刻大约5μm深并且宽度为1μm。以此所得到的结构在图1中示出。
随后槽6以硅氧化物7进行填充，其以臭氧启动的CVD方法检测分离。
在硅氧化物层的臭氧启动的分离时，在不同的表面上达到不同的增长速率。在上述情况下，硅氧化物在氮层5上的增长速率5倍小于硅氧化物在槽6的硅或者硅氧化物上的增长速率。该氧化物的分离一直进行到槽6的周围基本上都是平的氧化物表面。
TEOS，尤其是OMTC(Octa-Metyl-Zyklo-Siloxan)或者HMDS(Hexa-Metyl-Disiloxan)作为CVD分离的输出物质。以此所形成的结构在图2中示出。
随后通过臭氧启动的CVD方法分离的硅氧化物7被去掉，该氧化物位于氮层5的上边沿的上部。此过程优选的通过反蚀刻实现。以此所得到的结构在图3中示出。
图4示出了通过本发明的方法所产生的器件结构。该器件结构含有高导电性的区域2，其通过环形封闭的槽6进行包围。
槽6通过硅氧化物7填充，并且槽6使高导电性的区域2在侧面方向进行绝缘。以此在区域2和衬底之间只在区域2的下侧构成额定值电容Ci。在区域2的上方设有特有的器件8，其在衬底的表面附加通过场氧化物3进行绝缘。
图5示出了作为比较的现有技术的器件结构。在此区域2只通过衬底1，可能的情况下通过另一器件的一个附加的“沟道-阻挡器”-注入区(未示出)进行绝缘。另外在区域2的底面上的电容C1现在只构成区域2的侧面上的另一电容C2。这提高了区域2和衬底1之间的总电容，并且应用在高频技术中时能够限制所能够达到的界限频率。
图6示出了另一通过本发明的方法所产生的器件结构，此绝缘结构20含有一个在半导体衬底1中的以硅氧化物7填充的槽6。另外该绝缘结构20含有一个平的范围21，该范围从硅氮层12(参考层)的上表面计起为一个级高T。以此绝缘结构20具有一个深的范围22。此深的范围22从侧面绝缘了构成在衬底1中的高导电性的区域2。在区域2的上方再一次设置了特有的器件8。在硅氮层12(参考层)和衬底之间另外设置了薄的pad氧化物11。
绝缘结构20的区域22具有宽度B。在此深的范围的宽度B与平的范围的级高T的比例大约等于2×α/(α-1)，其中α是用于填充槽所应用的材料在衬底1上的增长速率与用于填充槽所应用的材料在氮层12上的增长速率的比值。
以此保证了在填充本发明的绝缘结构时产生了几乎平的硅氧化物7的上表面。
槽6的平的区域21替换了衬底表面上的场氧化物3(参见图1到3)，相对于通过LOCOS过程产生的场氧化物3，槽6的平的区域21具有良好的平整性。在此情况下从参考层12产生的硅氧化物7也可以通过CMP过程再一次去掉。
权利要求
1．用于在半导体衬底中建立埋入的、高导电性的侧面绝缘区域的方法，具有如下的步骤a)准备具有高导电性的埋入区域的衬底(1)，b)在衬底(1)上设置参考层(5,12)，c)对参考层(5,12)进行结构化，d)在衬底(1)中产生一个槽(6)，并且e)在如此产生的结构上设置用于填充该槽所应用的绝缘材料，其中，如此选择参考层(5,12)，用于填充槽(6)所应用的绝缘材料在参考层(5,12)上的增长速率至少2倍地小于用于填充该槽所应用的绝缘材料在要覆盖的槽(6)上表面上的增长速率。
2．如权利要求1的方法，其特征在于，含有一个作为衬底(1)的硅衬底，并且使用硅氧化物用于填充该槽(6)。
3．如权利要求2的方法，其特征在于，含有作为参考层(5,12)的一个硅氮层、一个钛氮层或者一个多晶硅层。
4．如权利要求2或者3的方法，其特征在于，该硅氧化物以臭氧启动的CVD方法进行分离。
5．如上述权利要求之一的方法，其特征在于，用于填充该槽(6)所应用的绝缘材料如此一直设置，直到在该槽(6)的周围构成基本上平的上表面。
6．如上述权利要求之一的方法，其特征在于，在衬底(1)和参考层(5,12)之间含有至少一个中间层(3,11)，尤其是一个氧化物层。
7．如上述权利要求之一的方法，其特征在于，在堆放用于填充该槽(6)所应用的绝缘材料之后进行热氧化处理。
8．如权利要求2-7之一的方法，其特征在于，在产生槽(6)之后进行线性氧化处理。
9．如上述权利要求之一的方法，其特征在于，在堆放用于填充该槽所应用的绝缘材料之后，高于参考层(5,12)的高度的绝缘材料的一部分再一次被去掉。
10．如上述权利要求之一的方法，其特征在于，该槽(6)达到高导电性区域(2)的下部。
11．如上述权利要求之一的方法，其特征在于，该槽(6)环形地构成，并且从侧面完全地包围高导电性区域(2)的至少一部分。
12．如上述权利要求之一的方法，其特征在于，该槽含有至少一个平的范围(21)和至少一个深的范围(22)。
13．如权利要求12的方法，其特征在于，深的范围的宽度和平的范围的级高的比值大约等于2×α/(α-1)，其中α是用于填充槽所应用的绝缘材料在要覆盖的该槽(6)的上表面上的增长速率与用于填充槽所应用的绝缘材料在参考层(12)上的增长速率的比值。
14．如权利要求12或者13的方法，其特征在于，高于参考层(12)的高度的绝缘材料的一部分通过CMP方法再一次被去掉。
全文摘要
用于在半导体衬底中建立埋入的、高导电性的侧面绝缘区域的方法,具有如下的步骤:a)准备具有高导电性的埋入区域的衬底,b)在衬底上设置参考层,c)对参考层进行结构化,d)在衬底中产生一个槽,并且e)在如此产生的结构上设置用于填充该槽所应用的绝缘材料,其中,如此选择参考层,用于填充槽所应用的绝缘材料在参考层上的增长速率至少2倍地小于用于填充该槽所应用的绝缘材料在要覆盖的槽(6)上表面上的增长速率。要覆盖的槽的上表面一般由衬底材料组成。也可以含有一个中间层。
文档编号H01L21/76GK1226342SQ97196721
公开日1999年8月18日 申请日期1997年7月22日 优先权日1996年7月23日
发明者N·埃尔贝尔, Z·加布里斯, B·纽雷特尔 申请人:西门子公司