专利名称：半导体器件的制作方法
技术领域：
本发明一般说来涉及半导体器件，更详细地说，涉及具有浅沟槽隔离的半导体器件。
如本专业中所知道的，在半导体集成电路中形成的有源器件是通过电介质电隔离的。一种使在半导体衬底上形成的器件隔离的技术是在器件之间形成二氧化硅区域。有一种技术，有时称作硅的局部氧化(LOCOS)工艺，其中令硅的暴露区域氧化，以便在器件之间形成场氧化区。在另一种技术、所谓浅沟槽隔离(STI)技术中，在硅的暴露区域形成浅沟槽，然后填以电介质，一般是四乙氧基硅烷(TEOS)。填充该沟槽之前，在包括该沟槽侧壁的表面上热生长二氧化硅薄层。接着，在二氧化硅上面用化学汽相淀积法淀积氮化硅薄层。然后，在氮化硅上淀积TEOS层，所述TEOS的一些部分填充所述沟槽。该结构一般在TEOS致密化的过程中经受湿退火。氮化硅层用来防止在湿退火过程中产生的氧进入硅。就是说，氮化硅防止硅沟槽侧壁氧化；否则，这样的氧化往往会在硅内产生不希望有的应力和晶体位错。将TEOS的上部去除，露出与STI区域邻接的硅的表面部分。令硅表面氧化以形成栅氧化层。然后在栅氧化层上形成掺杂多晶硅，后者被用光刻方法做成待形成的MOSFET(金属氧化物半导体场效应管)的栅极图案。
亦是如在本专业中所知道的，某些集成电路既用p沟道MOSFET，又用n沟道MOSFET。例如，在DRAM(动态随机存取存储器)中，在电路的一个区域设置存储单元阵列，而在电路的另一个区域，例如围绕该阵列区域的周边形成辅助电路，诸如寻址和逻辑电路。一种类型的DRAM单元包括连接到嵌入或沟槽电容器的MOSFET。如上所述，没有沿着STI沟槽侧壁的氮化物衬层，沟槽的硅侧壁就会在用来使TEOS致密的湿退火的过程中被氧化。这种氧化会在硅内引起应力和位错，从而使DRAM单元的电荷保存时间缩短。于是，在隔离沟槽侧壁上形成氮化硅层，以保护硅侧壁。另外，用于阵列中的MOSFET可以是n-FET(n沟道场效应管)器件，而同时辅助电路也可以包括p-FET(p沟道场效应管)器件。另外，为了对用于p-MOSFET和n-MOSFET的多晶硅都使用同一种类型的掺杂质，同时两种MOSFET具有基本上相同的功函数，埋置沟道MOSFET用于p-MOSFET器件。
按照本发明，提供一种用来在硅体内形成电隔离半导体器件的方法。在硅体的选定区域内形成沟槽。在沟槽的侧壁上淀积阻档材料。从沟槽的第一侧壁部分去除阻档材料的一部分，以便露出沟槽的该第一侧壁部分，同时保留沟槽的第二侧壁部分上的所述阻档材料部分，以便在其上形成阻档层。令介电材料淀积在该沟槽内，一部分介电材料淀积在沟槽的暴露的第一侧壁部分，而这样淀积的介电材料的另一部分淀积在阻档材料上。介电材料在氧化环境中退火使所述淀积的介电材料致密化，阻档层阻止沟槽所述第二侧壁部分的氧化。在硅体内形成多个半导体器件，这些器件被沟槽内的介电材料电隔离。
按照本发明的另一个特征，形成有源器件的步骤包括把有源器件中的一个制作成p-MOSFET，并把有源器件中的另一个制作成n-MOSFET。
按照本发明的另一个特征，形成步骤包括把器件中的一个制作成埋置沟道器件。
按照本发明的另一个特征，形成有源器件的步骤包括把有源器件中的一个制作成与沟槽第一侧壁部分邻接的埋置沟道器件。
按照本发明的另一个特征，形成阻档材料的步骤包括形成氮化硅阻档材料。
按照本发明的再一个特征，提供一种半导体结构，它具有设置在硅体内的沟槽。沟槽具有侧壁部分。阻档材料配置在所述各侧壁部分中的第二侧壁部分，以构成镶有阻档材料的沟槽侧壁部分。所述各侧壁部分中的第一侧壁部分不用阻档材料覆盖。沟槽内配置介电材料。介电材料的一部分与覆盖阻档材料的各沟槽侧壁部分中的第二侧壁部分接触，而介电材料的另一部分则与各沟槽侧壁部分中的第一侧壁部分接触。在硅体内配置一对有源器件，这些器件被沟槽内的介电材料电隔离。
按照本发明的另一个特征，有源器件中的一个是p-MOSFET，而有源器件中的另一个是n-MOSFET。
按照本发明的另一个特征，器件中的一个是埋置沟道器件。
按照本发明的另一个特征，作为有源器件中的一个的埋置沟道器件设置在各沟槽侧壁中的第一侧壁部分的近旁。
参考附图，将更容易明白本发明的其它特征以及本发明本身。
图1A-1I是按照本发明在各制造阶段上电隔离MOSFET的示意的剖面简图；图2是图1I所示MOSFET中的一个的平面简图，图1I中该MOSFET的剖面图取自图2的1I-1I线；而图3是图2所示MOSFET的剖面图，该剖面图取自图2的3-3线。
现参考图1A，图中示出半导体体或衬底10，这里是p-型导电性硅。在衬底10的上表面上热生长二氧化硅层12，这里的厚度在50A(埃)的范围内。接着，在二氧化硅层12上淀积氮化硅层14，正如所示出的，这里是用化学汽相淀积法(CVD)淀积至厚度2500A(埃)的范围。
现参考图1B，如图所示，在氮化硅层14上淀积光刻胶层16并将它光刻成图案，以便在衬底10上准备形成STI沟槽的区域形成窗口18。这样，把光刻胶层16做成图案，以提供蚀刻掩膜，如图1B所示。然后将此结构暴露于蚀刻之下，这里是干蚀刻，首先去除由窗口18所暴露的各氮化硅层部分14。除去光刻胶层16。接着，利用做成图案的氮化硅层14作为蚀刻掩膜，去除所暴露的处于下面的各二氧化硅层部分12，这里是通过干蚀刻，以此暴露处于下面的硅衬底10的表面部分。接着，蚀刻暴露的硅部分，这里利用干蚀刻，以便在硅衬底10内形成沟槽20，如图1C所示。
现参考图1D，在沟槽20的壁22(图1C)上热生长二氧化硅薄层24，这里厚100A(埃)。接着，在该结构上淀积阻档材料，这里是氮化硅衬层26。这里。氮化硅层26是用化学汽相淀积法淀积至60A(埃)范围的厚度。
现参考图1E，在该结构的表面上淀积光刻胶层28，并用光刻的方法构成图案，正如所示，以便提供掩膜。应该指出，由光刻胶层28提供的掩膜暴露出p-型导电型衬底10上准备形成n-型导电阱30的区域。还应指出，由光刻胶层28提供的掩膜设置在沟槽20的侧壁部分32上，同时该掩膜具有开孔，以暴露沟槽20的不同的侧壁部分34。更具体地说，做成图案的光刻胶层28由于将要明白的原因而暴露出处于n-型导电性的阱30周围的侧壁部分34。但是，在这里只要指出n-型导电性的阱30将形成p-沟道MOSFET器件，同时在p-型导电衬底10中由沟槽20电隔离的区域36将形成n-沟道MOSFET器件就够了。
在如图1E所示将光刻胶层28做成图案之后，使蚀刻剂与该结构接触，这里是干蚀刻，以去除由光刻胶层28内的开孔暴露的氮化硅层26的各部分，如图IE所示。应该指出，这次蚀刻去除了位于沟槽20侧壁部分34上的氮化硅层26的各部分，同时保留位于沟槽20侧壁部分32上的氮化硅层26各部分。还应指出，由做成图案的光刻胶层28暴露的沟槽20的底部的氮化硅层26的各部分也被去除，同时还保留被光刻胶层28覆盖的沟槽20底部上的氮化硅层26的各部分。
接着，适当的n-型导电性的掺杂剂，这里是磷，通过离子注入或扩散而进入由做成图案的光刻胶层28所暴露的硅部分，以此形成n-型导电性的阱30，如图1E所示。
接着，参考图1F，将光刻胶层28剥去。然后，在该结构的表面上淀积二氧化硅介电材料38这里是TEOS，该TEOS的一些部分淀积在沟槽20内，如图1F所示，材料38的一部分，未示出，在氮化硅层14上面延伸。在TEOS材料38致密化过程中，该结构经受湿退火。氮化硅层26用来防止在湿退火过程中产生的氧进入准备形成n-沟道MOSFET器件的硅衬底10的各部分，亦即区域36。就是说，氮化硅层26防止硅沟槽侧壁氧化；否则这样的氧化往往会在硅衬底10内产生不希望有的应力和晶体位错。就是说，介电材料38被在氧化环境中退火，使这样淀积的介电材料38致密化，而同时阻档层氮化硅层26阻止沟槽20的侧壁部分32氧化。但应指出，位于n-型导电性的阱30周围(亦即将要形成p-沟道MOSFET的区域)的侧壁部分34不具有氮化硅层26，以此消除干扰p-沟道MOSFET的电子源。在这里通过化学机械抛光(CMP)去除TEOS材料38的上部，未示出，以形成图1F所示的结构。
接着，用光刻胶掩膜掩蔽该结构的表面，未示出，其中具有窗口，以暴露N型阱区域30，并且通过氮化硅层14和二氧化硅层12的暴露部分注入p-型导电性的掺杂剂离子，这里是硼，在离子激活退火之后，如图1F所示，在n-型导电性的阱30内形成p-型导电性的埋置沟道区域42。
接着，去除氮化硅层14和二氧化硅层12，这里用湿蚀刻法，以此暴露硅衬底10的一些表面部分。接着，参考图1G，在硅衬底10暴露的各表面部分中热生长二氧化硅层40，如图所示。接着，把n+型导电掺杂的多晶硅层44淀积在二氧化硅层44上，如图1H所示。接着，在多晶硅层44上淀积导电层46，这里是铝，如图1I所示。把二氧化硅层40、掺杂的多晶硅层44和导电层46做成MOSFET器件的，如图2和3所示的p-沟道MOSFET器件54的栅极50的图案。这样，p-沟道MOSFET器件54具有源区和漏区60，62。另外，器件54由设置在该器件54周围的介电材料38电隔离。还应指出，侧壁部分34不被氮化硅层36覆盖。应该指出，参考图1I，在区域60设置n-MOSFET器件60，而且该区域由具有氮化硅层26的沟槽与区域30电隔离。另外的一些实施例也在后附的权利要求书的精神和范围内。
权利要求
1.一种用来在硅体内形成电隔离半导体器件的方法，它包括在硅体的选定区域内形成沟槽；在所述沟槽的侧壁上淀积阻档材料；从所述沟槽的第一侧壁部分去除所述阻档材料的一部分，以便露出所述沟槽的所述第一侧壁部分，同时保留所述沟槽的第二侧壁部分上的所述阻档材料部分，以便在其上形成阻档层；令介电材料淀积在所述沟槽内，一部分介电材料淀积在所述沟槽的暴露的所述第一侧壁部分，而这样淀积的介电材料的另一部分淀积在所述阻档材料上；介电材料在氧化环境中退火使所述淀积的介电材料致密化，所述阻档层阻止所述沟槽所述第二侧壁部分的氧化；在硅体内形成多个半导体器件，这些器件被所述沟槽内的介电材料电隔离。
2.权利要求1中所述的方法，其特征在于所述形成有源器件的步骤包括把有源器件中的一个制作成p-MOSFET，并把有源器件中的另一个制作成n-MOSFET。
3.权利要求2中所述的方法，其特征在于所述形成步骤包括把器件中的一个制作成埋置沟道器件。
4.权利要求3中所述的方法，其特征在于所述形成步骤包括以下步骤在所述硅体的表面部分淀积掺杂的多晶硅层；以及把所述掺杂的多晶硅做成有源器件的栅极的图案。
5.权利要求4中所述的方法，其特征在于所述形成有源器件的步骤包括把有源器件中的一个制作成与沟槽第一侧壁部分邻接的埋置沟道器件。
6.权利要求1中所述的方法，其特征在于所述形成阻档材料的步骤包括形成氮化硅阻档材料。
7.权利要求6中所述的方法，其特征在于所述形成有源器件的步骤包括把所述有源器件中的一个制作成p-MOSFET，并把所述有源器件中的另一个制作成n-MOSFET。
8.权利要求7中所述的方法，其特征在于所述形成步骤包括把p-沟道器件中的一个制作成与沟槽第一侧壁部分邻接的埋置沟道器件。
9.权利要求8中所述的方法，其特征在于所述形成步骤包括形成器件，后者包括在所述硅体的表面部分淀积掺杂的多晶硅层，并把该掺杂的多晶硅体做成有源器件的栅极的图案的步骤。
10.权利要求9中所述的方法，其特征在于所述形成有源器件的步骤包括把有源器件中的一个制作成与沟槽第一侧壁部分邻接的埋置沟道器件。
11.权利要求10中所述的方法，其特征在于所述形成埋置沟道MOSFET的步骤包括把该MOSFET制作成p-MOSFET器件。
12.一种半导体结构，它包括硅体；设置在硅体中的沟槽，该沟槽具有侧壁部分；配置在所述各侧壁部分中的第二侧壁部分的阻档材料，以构成镶有阻档材料的沟槽侧壁部分，所述各侧壁部分中的第一侧壁部分不用阻档材料覆盖；配置在沟槽内的介电材料，所述介电材料的一部分与覆盖所述阻档材料的所述各侧壁部分中的第二侧壁部分接触，而介电材料的另一部分则与沟槽的所述各侧壁部分中的第一侧壁部分接触；形成在所述硅体内的一对有源器件，该器件被所述沟槽内的介电材料电隔离。
13.权利要求11中所述的结构，其特征在于所述有源器件中的一个是p-MOSFET，而所述有源器件中的另一个是n-MOSFET。
14.权利要求12中所述的结构，其特征在于所述器件中的一个是埋置沟道器件。
15.权利要求14中所述的结构，其特征在于所述在被所述介电材料分开的所述硅体的表面部分上设置掺杂的多晶硅层，以便形成所述有源器件的栅极。
16.权利要求15中所述的结构，其特征在于作为所述有源器件中的一个的所述埋置沟道器件设置在所述沟槽的所述各侧壁部分中的所述第一侧壁部分的近旁。
17.权利要求11中所述的结构，其特征在于所述阻档材料是氮化硅。
18.权利要求17中所述的结构，其特征在于所述有源器件中的一个是p-MOSFET，而所述有源器件中的另一个是n-MOSFET。
19.权利要求18中所述的结构，其特征在于所述p-MOSFET器件中的一个是埋置沟道器件。
20.权利要求14中所述的结构，其特征在于在被所述介电材料分开的所述硅体表面部分上设置掺杂的多晶硅层，以便形成所述有源器件的栅极。
21.权利要求20中所述的结构，其特征在于作为所述有源器件中的一个的所述埋置沟道器件设置在所述沟槽的所述各侧壁部分中的所述第一侧壁部分的近旁。
22.权利要求21中所述的结构，其特征在于所述埋置沟道器件是p-MOSFET。
全文摘要
在硅体内形成电隔离的半导体器件的方法。在硅体的选定区域内形成沟槽。在沟槽的侧壁上淀积阻挡材料。从沟槽的第一侧壁部分去除阻挡材料的一部分，以便露出沟槽的第一侧壁部分，同时保留沟槽的第二侧壁部分上的阻挡材料部分，以便在其上形成阻挡层。在沟槽内淀积介电材料，一部分介电材料淀积在沟槽的暴露的第一侧壁部分，另一部分淀积在阻挡材料上。介电材料在氧化环境中退火使其致密化，阻挡层阻止沟槽的第二侧壁部分被氧化。
文档编号H01L27/08GK1239324SQ9910889
公开日1999年12月22日 申请日期1999年6月16日 优先权日1998年6月16日
发明者R·伦加拉彦, H·伊诺尔, J·贝恩特纳, R·斯里尼瓦桑 申请人:西门子公司, 国际商业机器公司, 株式会社东芝