专利名称：能有效进行氢钝化的半导体器件的制造方法
技术领域：
本发明涉及一种使用氢钝化制造如动态随机存取存贮器(DRAM)的半导体器件的制造方法。
在已有技术中，制造一个晶体管、一电容器型的DRAM装置的方法是在半导体基片上形成一个栅绝缘层，在栅绝缘层上形成一个栅电极，以及在栅电极上形成一个绝缘层，因此，完成了一个单元晶体管。
接下来，形成电容器下电极、电容器介质层、电容器上电极及一个绝缘层，因此形成了一个单元电容器。
另外，形成一第一金属布线层及它的绝缘层，随后，形成了第二金属布线层及它的钝化层。
最后，进行氢钝化，也就是被称为所述的氢退火工艺过程，因此，氢原子扩散并到达单元晶体管的沟道区，致使不饱和硅原子和的氢原子起反应。因此，漏极电流与栅压电压的性能得以改进。也就是说导通电流增加，漏电流降低，次门限电流性能得以提高。同时，第一和第二金属布线层通过氢钝化和在它们下面的导电层发生反应，以致于如铝合金这样的金属合金形成在其间。
下面将详细解释已有技术中动态随机存取存贮器装置。
然而，在上述已有技术方法中，假如电容器介质层由具有较强阻止氢原子扩散能力的氮化硅或氮氧化硅构成，氢原子很难到达单元晶体管的沟道区。因此，漏极电流与栅压电压的性能改进的不够。为了进一步提高在单元晶体管的沟道区的氢原子的数量，假如氢钝化的时间周期进一步延长，第一和第二金属布线层中的铝再结晶以生长它的颗粒。结果产生了铝的小丘，所以第一和第二金属布线层短路。
应该注意到，为了增强氢钝化，建议使用高压氢气(见JP-A-62-174947)。但是，这使氢钝化装置复杂化，从而提高了制造费用。
本发明的目的在于提供一种在不会引起金属布线层短路的情况下能够有效的进行氢钝化的制造半导体器件的方法。
按照本发明，在制造半导体的方法中，在半导体基片上形成一第一绝缘层，并在第一绝缘层上形成一栅电极。然后，在栅电极上形成一第二绝缘层，该第二绝缘层具有较强的阻止氢原子扩散的能力。然后，以一第一温度在半导体基片和第一绝缘层之间的界面上进行氢钝化。随后，在绝缘层上形成一金属布线层，且该金属布线层以低于第一温度的第二温度被加热。
通过下面参照附图与已有技术的对比描述，将使本发明能够更加清楚地被理解。
图1A，1B，1C，1D是显示已有技术制造动态随机存取存贮器装置方法的剖视图；图2A，2B，2C，2D是显示根据本发明的用于制造动态随机存取存贮器装置的第一实施例的方法的剖视图；图3A，3B，3C，3D是显示按照本发明的用于制造动态随机存取存贮器装置的第二实施例的剖视图。
在描述最佳实施例之前，将参照图1A，1B，1C和1D解释已有技术中制作DRAM装置的方法。
首先，参照图1A，通过使用局部的硅氧化工艺(LOCOS)将P型单晶硅基片11热氧化以生长场氧化硅层12。接着，将硅基片11热氧化以形成栅氧化硅层13。随后，通过化学汽相淀积(CVD)工艺淀积多晶钨-钨化物层，并通过光刻和刻蚀工艺以形成字线或栅电极14。随后，栅氧化硅层13相对于栅电极14以自校准被刻蚀。以暴露硅基片11的源/漏极的区域。接着，在与栅电极14自校准中通过注入砷离子和磷离子在硅基片11内形成N+-型杂质区域15A和15B。采用化学汽相淀积(CVD)工艺在整个表面上淀积形成由氧化硅等构成的绝缘层16。应注意到由钨等构成的位线(图中未显示)在绝缘层16中形成并且与杂质区域15B电连接。从而完成了用作存储单元的传输门晶体管MOS晶体管。
接下来，参照图1B，采用光刻和刻蚀工艺在绝缘层16上形成穿孔的接触孔。随后，采用化学汽相淀积(CVD)工艺在整个表面上淀积掺杂质的多晶硅层并且采用光刻和刻蚀工艺构形以形成圆柱形电容器下电极21。接着，在约800℃在电容器下电极21上淀积由氮化硅构成的约5毫微米厚的电容器介电层22。随后，采用化学汽相淀积(CVD)或溅射工艺在电容器介电层22上形成由含磷的多晶硅或多晶钨-钨化物制成的电容器上电极(平板电极)23。假如电容器上电极23由多晶钨-钨化物构成，则在约600℃执行加热工艺以实现钨的硅化。接着，采用等离子化学汽相淀积(CVD)工艺在整个表面淀积形成由氧化硅等制成的约5毫微米厚的绝缘层24。从而，完成了存储单元的电容器。
应注意到在绝缘层24上将接触孔(图中未显示)穿孔且向其中注入磷离子。接着，由钛、氮化钛或钨制成的插塞(图中未显示)埋入接触孔中。
下面，参照图1C，采用溅射工艺在绝缘层24上淀积由铝或钨制成的约400毫微米厚的金属布线层31并采用光刻和干刻蚀工艺构成图形。接着，采用等离子化学汽相淀积(CVD)工艺在金属布线层31上淀积由氧化硅等构成的绝缘层32。
最后，参照图1D，采用溅射工艺在绝缘层32上淀积由铝构成的约1微米厚的金属布线层41并采用光刻和干刻蚀工艺构成图形。接着，采用等离子化学汽相淀积(CVD)工艺在金属布线层41上淀积由氮氧化硅等制成的绝缘层42。
在约400℃至450℃温度下进行10小时或更长时间的氢钝化。也就是说，氢原子扩散并到达MOS晶体管的沟道区，以使不饱和硅原子和氢原子起反应。这称为氢终止工艺。因此，漏极电流-栅极电压性能够改善。即，导通电流增加，漏极电流降低，亚门限电流特性被改善。同时，金属布线层31和41通过氢钝化和它们下面的导电层或杂质扩散区域合作15B起反应，并在其间形成金属合金如铝合金。
然而，在如图1A，1B，1C和1D所示的已有技术方法中，由于由氮化硅制成的电容器介电层22具有很强的阻止氢原子扩散的能力，氢原子很难到达MOS晶体管的通道。因此，漏极电流-栅极电压性能改善的不够。为了进一步在MOS晶体管的沟道区增加氢原子的数量，如果氢钝化的时间更长，金属布线层31和41的铝再结晶以生成它的颗粒。因此，会产生铝丘，使金属布线层31和41短路。
图2A至2D是显示按照本发明制造动态随机存取存贮器装置方法的第一实施例方法的剖视图。
如同参照图1A的方式一样，首先参照图2A，通过使用硅氧化工艺(LOCOS)将P型单晶硅基片11热氧化以生成场氧化硅层12。接着，硅基片11热氧化以形成栅氧化硅层13。随后，通过化学汽相淀积(CVD)工艺淀积多晶钨-钨化物层，并通过光刻和刻蚀工艺以形成字线或栅电极14。随后，栅氧化硅层13相对于栅电极14在自身校正时被刻蚀。以暴露于硅基片11的酸性的/漏极的区域。接着，在与栅电极14的自校准中，通过注入砷离子和磷离子在硅基片11内形成N+-型杂质区域15A和15B。采用化学汽相淀积(CVD)工艺在整个表面上淀积形成由氧化硅等制成的绝缘层16。应注意到由钨等制成的位线(图中未显示)被形成在绝缘层16中并且与杂质区域15B电连接。从而完成了用作存储单元的传输门晶体管的MOS晶体管。
接着，参照图2B，以如图1B一样的方式，在绝缘层16上采用光刻和刻蚀工艺穿孔形成接触孔。随后，采用化学汽相淀积(CVD)工艺在整个表面上淀积掺杂质的多晶硅层且采用光刻和刻蚀工艺构成图形以形成圆柱形电容器下电极21。接着，在约800℃在电容器下电极21上淀积由氮化硅制成的约5毫微米厚的电容器介电层22。随后，采用化学汽相淀积(CVD)或溅射工艺在电容器介电层22上形成由含磷的多晶硅或多晶钨-钨化物制成的电容器上电极(平板电极)23。如果电容器上电极23由多晶钨-钨化物制成，则在约600℃进行加热处理工艺以实现钨的硅化。接着，采用等离子化学汽相淀积(CVD)工艺在整个表面淀积形成由氧化硅等制成的约5毫微米厚的绝缘层24。从而，完成了存储单元的电容器。
应注意到在绝缘层24上穿孔形成接触孔(图中未显示)并且向其中注入磷离子。接着，由钛、氮化钛或钨制成的插塞(图中未显示)埋入接触孔中。
接着，在约450或500℃进行约30分钟的氢钝化。在这种情况，由于氢钝化的温度比已有技术的要高，氢原子很容易通过电容器介电层22扩散并到达MOS晶体管的沟道区，以使不饱和硅原子和氢原子起反应。因此，可以显著提高漏极电流-栅极电压的性能。
参照图2C，以如图1C一样的方式，在绝缘层24上采用溅射工艺淀积由铝或高熔点金属钨制成的约400毫微米厚的金属布线层31并采用光刻和干刻蚀工艺构成图形。接着，采用等离子化学汽相淀积(CVD)工艺在金属布线层31上淀积由氧化硅等制成的绝缘层32。在这种情况下，等离子化学汽相淀积(CVD)的温度低于氢钝化的温度。例如，等离子化学汽相淀积(CVD)工艺的温度约为350-400℃。应该注意到可以通过在玻璃上旋转涂布(SOG)的溶液涂布方法形成绝缘层32。
接着，在绝缘层32上形成被穿孔的接触孔(图中未显示)并且向其中注入磷离子。接着，将由高熔点金属如钛、氮化钛或钨制成的插塞(图中未显示)埋入接触孔中。
最后，参照图2D，以如图1D一样的方式，采用溅射工艺在绝缘层32上淀积由铝制成的约1微米厚的金属布线层41并采用光刻和干刻蚀工艺构成图形。接着，采用等离子化学汽相淀积(CVD)工艺在金属布线层41上淀积由氮氧化硅等制成的绝缘层42。在此时，等离子化学汽相淀积(CVD)的温度低于氢钝化的温度。例如，化学汽相淀积(CVD)工艺的温度约为350-400℃。
在如图2A，2B，2C和2D所示的第一实施例中，通过等离子化学汽相淀积(CVD)工艺的高温，金属布线层31和41通过氢钝化与它们下面的包含上述插塞的导电层或杂质扩散区域15B起反应，并在其间形成金属合金如铝合金。
另外，在如图2A，2B，2C和2D所示的第一实施例中，即使由氮化硅制成的电容器介电层22具有很强的阻止氢原子扩散的能力，氢原子很容易到达MOS晶体管的沟道区。另外，由于氢钝化之后的温度低于氢钝化的温度，所以可以抑制氢原子从Si/SiO2界面游离。因此，漏极电流-栅极电压性的改善是非常明显的。另外，由于在高温下的氢钝化是在金属布线层31和41形成之前进行的，所以金属布线层31和41中的铝很难在重结晶。所以几乎不会产生铝丘，因此金属布线层31和41不太可能短路。
图3A至3D是显示按照本发明的用于制造动态随机存取存贮器装置的第二实施例的方法的剖视图。
首先，参照图3A以如图1A一样的方式，通过使用局部的硅氧化工艺(LOCOS)将P型单晶硅基片11热氧化以生成场氧化硅层12。接着，硅基片11被热氧化以形成栅氧化硅层13。随后，通过化学汽相淀积(CVD)工艺淀积多晶钨-钨化物层，并通过光刻和刻蚀工艺以形成字线或栅电极14。随后，栅氧化硅层13与栅电极14在自校准地被刻蚀。以暴露出硅基片11的源/漏极区域。接着，以与栅电极14的自校准方式，通过将砷离子和磷离子注入在硅基片11内形成N+-型杂质区域15A和15B。采用化学汽相淀积(CVD)工艺在整个表面上淀积形成由氧化硅等制成的绝缘层16。应注意到由钨等制成的位线(图中未显示)被形成在绝缘层16中并且与杂质区域15B电连接。从而完成了用作存储单元的传输门晶体管的MOS晶体管。
接着，参照图3B以如参考图1B一样的方式，在绝缘层16上采用光刻和刻蚀工艺将接触孔穿孔。随后，采用化学汽相淀积(CVD)工艺在整个表面上淀积掺杂质的多晶硅层且采用光刻和刻蚀工艺构形以形成圆柱形电容器下电极21。接着，在约800℃在电容器下电极21上采用化学汽相淀积(CVD)工艺淀积由氮化硅制成的约5毫微米厚的电容器介电层22。随后，采用化学汽相淀积(CVD)或溅射工艺在电容器介电层22上形成由含磷的多晶硅或多晶钨-钨化物制成的电容器上电极(板电极)23。假如电容器上电极23由多晶钨-钨化物制成，在约600℃完成加热工艺以实现钨的硅化。接着，采用等离子化学汽相淀积(CVD)工艺在整个表面淀积形成由氧化硅等制成的约5毫微米厚的绝缘层24。从而，完成了存储单元的电容器。
应注意到在绝缘层24上穿孔形成接触孔(图中未显示)并且向其中注入磷离子。接着，将由钛、氮化钛或钨制成的插塞(图中未显示)埋入接触孔中。
接着，参考图3C，以如同图1C一样的方式，在绝缘层24上采用溅射工艺淀积由铝或高熔点金属如钨构成的约400毫微米厚的金属布线层31并采用光刻和干刻蚀工艺构成图形。接着，采用等离子化学汽相淀积(CVD)工艺在金属布线层31上淀积由氧化硅等构成的绝缘层32。应该注意到可以通过在旋涂玻璃(SOG)溶液涂布方法形成绝缘层32。
随后，在约400℃进行约1至2小时的氢钝化。也就是说，由于氢钝化的温度比第一实施例的要低，因此氢钝化的时间周期比第一实施例的要长。在这种情况下，由于还没有提供金属布线层41，氢原子能容易地通过电容器介电层22扩散并到达MOS晶体管的沟道区，从而，不饱和硅原子和氢原子起反应。因此，可显著改进漏极电流-栅极电压性能。
接着，在绝缘层32上穿孔以形成接触孔(图中未显示)且向其中注入磷离子。接着，将由高熔点金属如氮化钛或钨制成的插塞(图中未显示)埋入接触孔中。
最后，参考图3D，以如参考图1D一样的方式，采用溅射工艺在绝缘层32上淀积由铝制成的约1微米厚的金属布线层41并采用光刻和干刻蚀工艺构成图形。接着，采用等离子化学汽相淀积(CVD)工艺在金属布线层41上淀积由氮氧化硅等构成的钝化层42。在这种情况下，等离子化学汽相淀积(CVD)工艺的温度低于氢钝化的温度。例如，等离子化学汽相淀积(CVD)工艺的温度约为350℃。
另外，在如图3A，3B，3C和3D所示的第二实施例中，金属布线层31在氢钝化的高温下和它们下面的包含上述插塞的导电层或杂质扩散区域15B起反应，并在其间形成金属合金如铝合金。另外，金属布线层41在离子化学汽相淀积(CVD)工艺的高温下与它们下面的包含上述插塞的导电层或杂质扩散区域15B起反应，并在其间形成金属合金如铝合金。
另外，在如图3A，3B，3C和3D所示的第二实施例中，即使由氮化硅制成的电容器介电层22具有很强的阻止氢原子扩散的能力，氢原子能很容易地到达MOS晶体管的通道。另外，由于氢钝化后的温度低于氢钝化的温度，所以可以抑制氢原子从Si/SiO2界面游离。因此，漏极电流-栅极电压性能很好。另外，由于在高温下的氢钝化是在金属布线层41形成之前进行的，所以金属布线层41中的铝很难再结晶。应注意到由于氢钝化温度相对的低，所以金属布线层31中的铝也很难再结晶。结果几乎不产生铝丘，因此金属布线层31和41几乎不会短路。
在上述实施例中，虽然电容器介电层22由氮化硅制成，本发明也可采用同样具有较强的阻止氢原子扩散能力的由氮氧化硅制成的电容器介电层。
另外，本发明还可以应用于除DRAM外的半导体器件。
如上面所解释的，由于有效地进行了氢钝化，所以根据本发明即使绝缘层具有较强的阻止氢原子扩散能力，也可显著地提高漏极电流和栅极电极特性。此外，由于在金属布线层形成之前已在高温下进行了氢钝化，所以可以抑制在金属布线层上的铝小丘的生长，从而避免了短路。
权利要求
1.一种制造半导体器件的方法，其中包含的步骤有在半导体基片(11)上形成一第一绝缘层(13)；在所述的第一绝缘层上形成一栅电极(14)；在所述的栅电极上形成一第二绝缘层(22)，所述的第二绝缘层具有较强的阻止氢原子通过所述的第二绝缘层的扩散能力；在形成所述的第二绝缘层之后，在一第一温度下，在所述的半导体基片和所述的第一绝缘层之间的界面上进行氢钝化；在所述的第二绝缘层上形成一金属布线层(31，41)；以低于所述的第一温度的第二温度加热所述的金属布线层。
2.按照权利要求1所述的方法，其特征在于，所述的第二绝缘层是由氮化硅和氮氧化硅之一制成的。
3.按照权利要求1所述的方法，其特征在于，所述的金属布线层是由铝制成的。
4.按照权利要求1所述的方法，其特征在于，所述的加热步骤包含在所述的第二温度通过等离子化学汽相淀积工艺在所述的金属布线层上形成一绝缘层(42)的步骤。
5.按照权利要求1所述的方法，其特征在于，所述的加热步骤包含在所述的第三温度下，通过等离子化学汽相淀积工艺在所述的金属布线层上形成一钝化层(42)的步骤。
6.一种制造半导体器件的方法，其中包含的步骤有在一第一温度下，在一半导体基片(11)和一第一绝缘层(13)之间的界面上进行氢钝化；在所述的绝缘层上形成铝布线层(31，41)；以及以低于所述的第一温度的第二温度加热所述的铝布线层(31，41)。
7.一种制造半导体的方法的方法，其中包含的步骤有在一硅基片上热生长由氧化硅构成的第一绝缘层(13)；在所述的第一绝缘层上形成一栅电极(14)；在所述的栅电极上形成一第二绝缘层(16)；在所述的第二绝缘层上形成一电容器下电极(21)；在所述的电容器下电极上形成一电容器介电层(22)；在所述的电容器介电层上形成一电容器上电极(23)；在所述的电容器介电层上形成一第三绝缘层(24)；在所述的第三绝缘层形成之后，以一第一温度进行氢钝化；在所述的氢钝化完成之后，在所述的第三绝缘层上形成一第一金属布线层(31)；以比所述的第一温度低的第二温度，在所述的第一金属布线层上形成一第四绝缘层(32)；在所述的第四绝缘层上形成一第二金属布线层(41)；且以比所述的第一温度低的一第三温度，在所述的第二金属布线层上形成一钝化层(42)。
8.按照权利要求7所述的方法，其特征在于，所述的电容器介电层是由氮化硅和氮氧化硅中的一种构成的。
9.按照权利要求7所述的方法，其特征在于，所述的第二、三和第四绝缘层是由氧化硅制成的。
10.按照权利要求7所述的方法，其特征在于，所述的第四绝缘层形成步骤包含在所述的第二温度下通过等离子化学汽相淀积工艺形成所述的第四绝缘层的一个步骤。
11.按照权利要求7所述的方法，其特征在于，所述的钝化层形成步骤包含在所述的第三温度下通过等离子化学汽相淀积工艺形成所述的钝化层的一个步骤。
12.一种制造半导体的装置的方法，其中包含的步骤有在硅基片上热生长由氧化硅构成的一第一绝缘层(13)。在所述的第一绝缘层上形成一栅电极(14)；在所述的栅电极上形成一第二绝缘层(16)；在所述的第二绝缘层上形成一电容器下电极(21)；在所述的电容器下电极上形成电容器介电层(22)；在所述的电容器介电层上形成一电容器上电极(23)；在所述的电容器介电层上形成一第三绝缘层(24)。在所述的第三绝缘层上形成一第一金属布线层(31)；以第一温度在所述的第一金属布线层上形成一第四绝缘层(32)；在所述的第四绝缘层形成之后，以一第二温度完成氢钝化；在进行所述的氢钝化之后，在所述的第四绝缘层上形成一第二金属布线层(41)；在一低于所述的第二温度的第三温度下，在所述的第二金属布线层上形成一钝化层(42)。
13.按照权利要求12所述的方法，其特征在于，所述的电容器介电层是由氮化硅和氮氧化硅中的一种构成的。
14.按照权利要求12所述的方法，其特征在于，所述的第二、第三和第四绝缘层是由氧化硅构成的。
15.按照权利要求12所述的方法，其特征在于，所述的第四绝缘层的形成步骤包含在所述的第一温度下通过等离子化学汽相淀积工艺形成所述的第四绝缘层的一个步骤。
16.按照权利要求12所述的方法，其特征在于，第四绝缘层的形成步骤包含在所述的第三温度下通过等离子化学汽相淀积工艺形成所述的钝化层的一个步骤。
全文摘要
在制造半导体器件的方法中,在半导体基片(11)上形成一第一绝缘层(13);在第一绝缘层上形成一栅电极(14);在所述的栅电极上形成一第二绝缘层(22)。所述的第二绝缘层具有较强的阻止氢原子扩散通过的能力。接着,在一第一温度下,在半导体基片和第一绝缘层之间的界面上进行氢钝化。随后,在所述的第二绝缘层上形成一金属布线层(31,41);以低于所述的第一温度的第二温度加热所述的金属布线层。
文档编号H01L21/3205GK1241028SQ9910923
公开日2000年1月12日 申请日期1999年6月23日 优先权日1998年6月26日
发明者中岛龙史 申请人:日本电气株式会社