包括玻璃中间层的三维集成电路及其制备方法
【专利说明】包括玻璃中间层的H维集成电路及其制备方法
[0001] 相关申请的交叉参考
[0002] 本申请根据35U.S.C. § 119要求2012年3月05日提交的美国临时申请系列号 61/606, 683的优先权，本文W该申请的内容为基础并通过参考将其完整地结合于此。
技术领域
[0003] 本发明涉及包括玻璃中间层的H维集成电路，和涉及用于制造包括玻璃中间层的 H维集成电路的方法。
[0004] 背景
[0005] 在涉及半导体集成电路的多种技术中，摩尔定律可能是最公认的趋势之一。摩尔 定律描述了在计算机硬件中的一种趋势，其中可廉价地放置在集成电路的晶体管的数目大 约每两年增加一倍。该种趋势持续了超过半个世纪，且预期至少将持续一些年。摩尔定律 良好地用于工业界，且甚至在几十年中被包括进入W ITRS驰名世界的国际半导体技术发 展路线图（International Technology Roa血ap for Semiconductors)来指导长期计划和 为研发设定目标。
[0006] 过去几年从i-线转变到KrF到ArF再到现在新兴的极端紫外巧UV)光刻技术，半 导体集成电路上越来越小的临界尺寸（节点）的制造成本显著增加。鉴于该样，有些工业 界专家认为半导体工业界在摩尔定律所述的相同的时间框架内低成本地减小半导体集成 电路上的临界尺寸的大小，将不能走太远。
[0007] 但是，还有其它机理可用来改善性能，其涉及集成电路的封装。一旦集成电路的晶 片完成和切割之后，需要封装集成电路来使用。图1(现有技术）是示意图，显示了集成电 路的封装在该些年是怎样从金属线焊接封装102、倒装芯片封装104、堆找芯片（die)封装 106、层叠封装108演进到H维集成电路110(3D 1C 110)的。半导体工业已采取了日益激 进的方法来开发、调节和实施新兴的3D 1C封装技术。
[000引 H维集成电路110(3D 1C 110)是半导体电路，其中将两层或更多层活性电子组分 同时垂直地和水平地集成进入单一电路。不应将3D 1C封装和3D封装混淆，后者已使用多 年且通过将独立的芯片堆找进入单一的封装来节省空间。也称为封装中的系统（Si巧的3D 封装没有将芯片集成进入单一电路。具体来说，SiP中的芯片与片外控制通讯，更像它们安 装在正常电路板的独立的封装中似的。
[0009] 相反，3D 1C 110作为单一芯片起作用，其中在不同层上的所有组件垂直地或水平 地与片上控制通讯。基本上，通过在相互顶部堆找集成电路或芯片的新3D 1C封装技术得到 的3D 1C 110具有改善的速度、减少的功率和降低的成本，当和用其它封装技术制造的1C 相比较时。实际上，和3D 1C封装相关的优势有助于延伸摩尔定律的性能，且可能延长的性 能比摩尔定律预测的还要多。
[0010] 3D 1C封装技术可用来制造许多不同类型的H维集成电路，例如从内存堆找到 现场可编程口阵列（FPGA)。参考图2(现有技术），它是包括娃中间层202的Xilinx 3D 1C FPGA 200 的图片，其由台湾半导体制造公司（"Taiwan Semiconductor Manufac1:u;ring Company)制造。Xilinx 3D IC FPGA 200包括FPGA薄片204,其包括上面形成了微凸起206 的再分配层205,其中FPGA薄片204设置在接近娃中间层202 -侧。娃中间层202的另一 侧设置在接近线路板208,该线路板208包括具有上面设置C4凸起210的再分配层207。娃 中间层202具有通孔212 (称为穿透娃通孔（TSV) 212)，用铜214填充该通孔，从而为微凸 起206和C4凸起210之间提供精确的互连。线路板208在其各侧具有再分配层209,用来 将C4凸起210连接到球栅阵列211 @GA 211)，后者连接到母板215。Xilinx 3D 1C FPGA 200的结构通常称为"2.抓IC"，因为和多个IC的垂直堆找相对，在中间层上有多个1C。
[0011] 在该具体示例中，娃中间层202为FPGA薄片204和线路板208提供精确的互连 (用铜214填充的通孔212)，还同时用于为FPGA薄片204和BGA 208之间提供电分离（电 隔绝）。通常，娃中间层202具有通孔212 (TSV 212)，该通孔使用干燥反应性离子蚀刻法 值Rffi)(该方法在工业界也称为"博世法炬osch)")来形成并具有良好的质量。但是，DRIE 法不是完美的。例如，DRIE法与常规的金属线焊接法相比，成本显著更高，在后者中验证芯 片的周界将芯片直接连接到封装基板。没有使用金属线焊接法来制造3D 1C 110,但它有助 于证明和DRIE法相关的显著成本。
[0012] 参考图3 (现有技术），它是图片并显示了使用300毫米外径的娃晶片来进行金属 线焊接法300和DRIE法302的不同步骤和相关的相对成本。本实施例中的DRIE法302在 300毫米外径娃晶片上形成通孔212 (TSV 212)的步骤和相关成本，速率分别为10微米/分 钟302a，20微米/分钟30化，30微米/分钟302c，40微米/分钟302d，和50微米/分钟 302e。根据下述图注，表示在金属线焊接法300和DRIE法302中的不同步骤：
[001引光刻步骤304
[0014] 蚀刻步骤306
[0015] 剥离/清洁步骤308 [001引介电内衬步骤310
[0017] 阻挡层和加速（seed)步骤312 [001引 光刻步骤314
[0019] 化电锻和焊接步骤316
[0020] 剥离步骤318
[0021] 湿法蚀刻阻挡层和加速步骤320
[0022] 背面研磨和抛光步骤322
[0023] 芯片连接膜（die attach film)步骤 324
[0024] 通孔暴露步骤和通孔介电开孔步骤326
[0025] 切割（银）步骤328
[0026] 抓取&放置和芯片连接步骤330
[0027] 金属线焊接步骤332
[002引如图3中的图片所示，具有通过DRIE法制造的填充铜的通孔212和214的娃中间 层202具有较高的制造成本。因此，需要解决该个不足和其它与传统娃中间层相关的不足。 本发明满足了该些和其它需求。
[0029] 概述
[0030] 在本发明的独立权利要求中描述了 H维集成电路，和用于制造H维集成电路的方 法。在本发明的从属权利要求中描述了H维集成电路，和用于制造H维集成电路的方法的 优先的实施方式。
[0031] 在一方面中，本发明提供一种H维集成电路，其包括；(a)第一电路组件；化）一种 或更多种第一再分配层，其中第一再分配层中之一具有从该再分配层延伸的多个第一导电 柱；（C)玻璃中间层，其包括体，该体包括基本上相互平行的第一表面和第二表面，且其中 该体具有从所述第一表面穿透延伸到所述第二表面的多个通孔；（d) -种或更多种第二再 分配层，其中第二再分配层中之一具有从该再分配层延伸的多个第二导电柱；（e)第二电 路组件；（f)所述一种或更多种第一再分配层设置在第一电路组件和玻璃中间层的第一表 面之间；（g)所述一种或更多种第二再分配层设置在第二电路组件和玻璃中间层的第二表 面之间；和化）所述玻璃中间层设置在一层第一分配层和一层第二分配层之间，从而每一 个第一导电柱和相应的每一个第二导电柱接触，其中各对第一和第二导电柱在位于玻璃中 间层的通孔之一内相互接触。
[0032] 在另一方面中，本发明提供制备H维集成电路的方法。所述方法包括W下步骤： (a)提供第一电路组件；化）提供一种或更多种第一再分配层，其中第一再分配层中之一具 有从该再分配层延伸的多个第一导电柱；（C)提供玻璃中间层，其包括体，该体包括基本上 相互平行的第一表面和第二表面，且其中该体具有从所述第一表面穿透延伸到所述第二表 面的多个通孔；（d)提供一种或更多种第二再分配层，其中第二再分配层中之一具有从该 再分配层延伸的多个第二导电柱；（e)提供第二电路组件；（f)将所述一种或更多种第一再 分配层设置在第一电路组件和玻璃中间层的第一表面之间；（g)将所述一种或更多种第二 再分配层设置在第二电路组件和玻璃中间层的第二表面之间；和化）将玻璃中间层设置在 一层第一分配层和一层第二分配层之间，从而每一个第一导电柱和相应的每一个第二导电 柱接触，其中各对第一和第二导电柱在位于玻璃中间层的通孔之一内相互接触。
[0033] 又在一方面中，本发明提供一种H维集成电路，其包括；(a)第一电路组件；化）一 种或更多种第一再分配层；（C)玻璃中间层，其包括体，该体包括基本上相互平行的第一表 面和第二表面，且其中该体具有从所述第一表面穿透延伸到所述第二表面的多个通孔，且 其中该体的热膨胀系数（CTC)和娃的3.化pm/°C的CTE不同；（d) -种或更多种第二再分配 层；（e)第二电路组件；（f)所述一种或更多种第一再分配层设置在玻璃中间层和第一电路 组件之间；（g)所述一种或更多种第二再分配层设置在玻璃中间层和第二电路组件之间； 和化）玻璃中间层设置在第一再分配层之一和第二再分配层之一之间。
[0034] 在W下发明详述、附图和任一权利要求中部分地提出了本发明的另外一些方面， 它们部分源自发明详述，或可W通过实施本发明来弄清楚。应理解，前面的一般性描述和W 下的发明详述都只是示例和说明性的，不构成对所掲示的本发明的限制。
[00巧]附图简要说明
[0036] 参照W下结合附图的详细描述，可W更完整地理解本发明，附图中：
[0037] 图1(现有技术）是示意图，显示了集成电路的封装在该些年是怎样从金属线焊接 封装、倒装芯片封装、堆找芯片封装、层叠封装演进到3D 1C的；
[003引图2(现有技术）是图片，显示了含娃中间层（inte巧oser)的3