Nldmos器件结构的制作方法
【技术领域】
[0001]本发明涉及半导体制造领域，特别是涉及一种用于高压ESD保护的NLDMOS器件结构。
【背景技术】
[0002]静电是一种客观的自然现象，产生的方式多种，如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。静电在多个领域造成严重危害。摩擦起电和人体静电是电子工业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。ESD是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科，国际上习惯将用于静电防护的器材统称为ESD。
[0003]高压LDMOS是高压(HV)工艺中常用的结构。因为其击穿电压容易调节，常被用作高压ESD保护器件。常规的高压N-LDMOS结构如图1所示，此结构由一个多晶硅栅，一个高压P型阱，一个高压N阱，两个N+扩散区，一个P+扩散区组成；其中位于P型阱中N+形成该LDMOS的源端，位于P型阱中P+形成该LDMOS的接出端；源端和接出端之间有一场氧化区；位于P型阱中的N+扩散区形成该LDMOS的漏端。多晶硅构成LDMOS的栅极，栅极的多晶硅一部分跨在此N-扩散区上方，另一部分跨在P型阱上方。多晶硅与P型阱交汇区即为沟道区。该栅极的多晶硅一部分跨在场氧化区上方，一部分跨在有源区上方。栅极的多晶硅所跨的场氧化区位于高压N阱中。LDMOS的源端端、接出端和多晶硅栅一起均连接到地端。而漏极的N+扩散区连接到输出焊垫端；
[0004]常规LDMOS因为有一轻度掺杂的漂移区，在漏端加高压时，电场往往会向漏端转移，出现在靠近漏端N+扩散区的边缘和场氧化区交界处，如图1中所示A处所示。当ESD电流从漏端进入时，该结构会让电流集中从漏端N+扩散区的表面流经A处，在A出造成LDMOS的早期ESD失效，限制LDMOS的ESD能力。
【发明内容】
[0005]本发明要解决的技术问题是提供一种比常规LDMOS泄放ESD电流能力高NLDMOS器件结构。
[0006]为解决上述技术问题，本发明的NLDMOS器件结构，包括一 P型衬底I上部的多晶硅栅2、高压P阱3、高压N阱4、P+扩散区5、第一 N+扩散区6、第二 N+扩散区7和低压N阱8组成，第一 N+扩散区6作为该LDMOS的源端S，P+扩散区5作为该LDMOS的接出端B ；所述源端S和接出端B之间有第一场氧化区9 ;第二 N+扩散区7作为该LDMOS的漏端D ;多晶硅栅2跨在高压P阱3、高压N阱4和第二场氧化区10的上方；多晶硅栅极2与高压P阱3交汇区为沟道区，第二场氧化区10的位于高压N阱4中；其中:
[0007]还包括一悬空的多晶娃场板11，多晶娃场板11位于高压N讲4上方靠近漏端D的一侧，多晶硅场板11 一部分跨在场第二场氧化区10上方，一部分跨在漏端D有源区上方，漏端D与多晶硅场板11相邻；所述悬空是指该多晶硅场板11不与其他端相连。
[0008]上述结构不限于常规N型LDMOS结构，本领域技术人员可根据本发明的原理扩展至P型LDMOS，DDDMOS等常见类似高压结构。
[0009]本发明法人结构特点是在常规的NLDMOS的基础上增加一悬空的多晶硅场板，该悬空的多晶硅场板位于高压N阱上方靠近漏端位置，多晶硅一部分跨在场氧化区上方，一部分跨在漏端有源区上方；漏端N+扩散区一侧与该场板紧贴。通过该场板可以调节LDMOS的最强电场位置和电流通路，使得LDMOS的最强电场远离漏端有源区和场氧化区交界的地方，并使得ESD电流通路下移，避免ESD电流在器件表面集中造成LDMOS损伤，增强LDMOS的泄放ESD电流的能力。
【附图说明】
[0010]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0011]图1是一种常用高压LDMOS的结构示意图。
[0012]图2是本发明一实施例的结构示意图。
[0013]图3是本发明应用于保护电路的结构示意图。
[0014]附图标记说明
[0015]P型衬底I
[0016]多晶硅栅2
[0017]高压P阱3
[0018]高压N阱4
[0019]P+扩散区5
[0020]第一 N+扩散区6
[0021]第二 N+扩散区7
[0022]低压N阱8
[0023]第一场氧化区9
[0024]第二场氧化区10
[0025]多晶硅场板11
[0026]漏端N+扩散区的边缘和场氧化区交界处A
[0027]静电进入端E
[0028]地GND
【具体实施方式】
[0029]如图2所示，本发明的NLDMOS器件结构一实施例，包括一 P型衬底I上部的多晶硅栅2、高压P阱3、高压N阱4、P+扩散区5、第一 N+扩散区6、第二 N+扩散区7和低压N阱8组成，第一 N+扩散区6作为该LDMOS的源端S，P+扩散区5作为该LDMOS的接出端B ；所述源端S和接出端B之间有第一场氧化区9 ;第二 N+扩散区7作为该LDMOS的漏端D ;多晶硅栅2跨在高压P阱3、高压N阱4和第二场氧化区10的上方；多晶硅栅极2与高压P阱3交汇区为沟道区，第二场氧化区10的位于高压N阱4中；其中:
[0030]还包括一悬空的多晶娃场板11，多晶娃场板11位于高压N讲4上方靠近漏端D的一侧，多晶硅场板11 一部分跨在场第二场氧化区10上方，一部分跨在漏端D有源区上方，漏端D与多晶娃场板11相邻，该多晶娃场板11不与其他端相连；
[0031]如图3所示，本发明应用于保护电路的结构示意图，本发明的源端、接出端和多晶硅栅连接到地端，而漏端的N+扩散区连接到输出焊垫端。
[0032]以上通过【具体实施方式】和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种NLDMOS器件结构，包括一 P型衬底(I)上部的多晶硅栅(2 )、高压P阱(3 )、高压N阱(4)、P+扩散区(5)、第一 N+扩散区(6)、第二 N+扩散区(7)和低压N阱(8)，第一 N+扩散区(6 )作为该LDMOS的源端(S)，P+扩散区(5 )作为该LDMOS的接出端(B);所述源端(S)和接出端(B)之间有第一场氧化区(9);第二 N+扩散区(7)作为该LDMOS的漏端(D);多晶硅栅(2)跨在高压P阱(3)、高压N阱(4)和第二场氧化区(10)的上方；多晶硅栅极(2)与高压P阱(3)交汇区为沟道区，第二场氧化区(10)的位于高压N阱(4)中；其特征是:还包括一悬空的多晶硅场板(11)，多晶硅场板(11)位于高压N阱(4)上方靠近漏端(D)的一侧，多晶硅场板(11)一部分跨在场第二场氧化区(10)上方，一部分跨在漏端(D)有源区上方，漏端(D)与多晶硅场板(11)相邻。
【专利摘要】本发明公开了一种NLDMOS器件结构，包括P型衬底上部的多晶硅栅、高压P阱、高压N阱、P+扩散区、第一N+扩散区、第二N+扩散区和低压N阱组成，第一N+扩散区作为该LDMOS的源端，P+扩散区作为该LDMOS的接出端；所述源端和接出端之间有第一场氧化区；第二N+扩散区作为该LDMOS的漏端；多晶硅栅跨在高压P阱、高压N阱和第二场氧化区的上方；多晶硅栅极与高压P阱交汇区为沟道区，第二场氧化区的位于高压N阱中；其中，还包括一悬空的多晶硅场板，多晶硅场板位于高压N阱上方靠近漏端的一侧，多晶硅场板一部分跨在场第二场氧化区上方，一部分跨在漏端有源区上方，漏端与多晶硅场板相邻。本发明与常规LDMOS相比具有更高的ESD电流泄放能力。
【IPC分类】H01L29-78, H01L29-40
【公开号】CN104659093
【申请号】CN201310593998
【发明人】邓樟鹏, 苏庆
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年5月27日
【申请日】2013年11月21日